用于预防半导体芯片版图的天线效应的方法技术

本发明专利技术提供了一种用于预防半导体芯片版图的天线效应的方法，包括：采用相互匹配的第一器件和第二器件组成差分对管；在第一器件和第二器件的栅极附近的最接近衬底的金属层中添加P型重掺杂区域，使添加的P型重掺杂区域与外围的N阱形成一个寄生二极管，而且将第一器件和第二器件的栅极端经由P型重掺杂区域通过多晶硅连接至最接近衬底的金属层，由此使得电荷从寄生二极管处泄放掉。

【技术实现步骤摘要】

本专利技术涉及半导体设计及制造领域，更具体地说，本专利技术涉及一种用于预防半导体芯片版图的天线效应的方法。
技术介绍
目前，常见的版图上预防天线效应的方法有两种。一种是“跳线法”，跳线即断开存在天线效应的金属层，通过通孔连接到其它层，最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔。而且，在“跳线法”中，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。具体地，天线效应就是在刻蚀单层的多晶硅或者金属时，由于长度过长或面积过大，离子刻蚀带来的电荷积累而可能导致栅氧化层击穿。至于第一金属层，即最接近衬底的金属层(metal1)完成后(条件肯定是没有天线效应，长度不够或者面积较小)，后续要经过生长绝缘层、第一金属层通孔(via1)等步骤，这过程中，第一金属层上的由于离子刻蚀累积的电荷也会在工厂的生产过程中不同程度的导掉。这时候再来离子刻蚀第二金属层(metal2)，由于第二金属层距离栅氧化层更远，对栅氧化层的电场作用就会减少。但是，跳线只是减少击穿栅氧化层的可能，不能从根本上解决工艺带来的电荷。另一种是“添加天线器件”。当最高层金属出现“天线效应”的时候，通常使用“添加天线器件”的方法。给“天线”加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。当金属层位置有足够空间时，
可直接加上二极管，若遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。可见，插入二极管要有足够的面积，同时在版图中添加了二极管，为了通过一致性检查检查(LVS，Layout Versus schematic)，在电路中必须添加二极管器件，虽然不影响电路的性能，但总归是多添加了器件。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种既能节约面积又能有效预防天线效应的用于预防半导体芯片版图的天线效应的方法。为了实现上述技术目的，根据本专利技术，提供了一种用于预防半导体芯片版图的天线效应的方法，包括：采用相互匹配的第一器件和第二器件组成差分对管；在第一器件和第二器件的栅极附近的最接近衬底的金属层中添加P型重掺杂区域，使添加的P型重掺杂区域与外围的N阱形成一个寄生二极管，而且将第一器件和第二器件的栅极端经由P型重掺杂区域通过多晶硅连接至最接近衬底的金属层。优选地，所述用于预防半导体芯片版图的天线效应的方法还包括：在第一器件和第二器件分别配置各自的两个虚设元件。优选地，第一器件的漏端和第二器件的漏端分别接不同的网点，第一器件M1的源端和第二器件的源端连接在同一网点。优选地，第一器件的栅极接至网络基准电压，第二器件的栅极接至网络反馈电压。优选地，在第一器件的相对邻近的第一虚设元件和第二器件的相对邻近的第二虚设元件的漏端分别接到第一器件和第二器件的源端。优选地，第一虚设元件和第二虚设元件的栅极和源极连同第一器件的另一两根虚设元件和第二器件的另一两根虚设元件的三端接到外围的电源电压。优选地，第一器件和第二器件由隔离环隔离开。优选地，所述用于预防半导体芯片版图的天线效应的方法用于半导体芯片版图设计。优选地，第一器件和第二器件为P型器件。在本专利技术中，不需要添加天线器件二极管，也不需要把金属线跳到最高层去。而在此处添加重掺杂区域，一点也不浪费面积。同样的避免了天线效应的发生。由此，本专利技术提出了一种结构简单，既能节约面积又能有效预防天线效应，本专利技术仅通过利用预防天线效应的基本原理来解决天线效应的问题，同时打破以往一贯的做法，比起以往的做法，此方法不仅不需要电路上添加二极管，也不需要占用多余的面积，更不需要在版图上去跳线。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法的示意图。图2示意性地示出了根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法的部分原理图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。本专利技术属于版图设计中预防天线效应的一种新方法，本专利技术充分利用天线
效应的产生的机理，通过产生的机理去解决问题，同时考虑版图的面积，和走线的方便性，最终得到了一种既能节约面积又能有效预防天线效应的用于预防半导体芯片版图的天线效应的方法。具体地，在芯片的生产过程中，暴露的金属线或者多晶硅等导体，就像是一根根天线，会收集电荷导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧接了MOS的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这就是天线效应。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性也越来越大。面积比较大的栅得到的损伤较小。具体地，图1示意性地示出了根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法的示意图。例如，在具体应用时，图1所示的根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法可有利地用于半导体芯片版图设计。如图1所示，根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法包括：第一步骤S1：采用第一器件M1和第二器件M2两个相互匹配的器件组成差分对管(优选地，第一器件M1和第二器件M2为P型器件)；第二步骤S2：在第一器件M1和第二器件M2的栅极附近的最接近衬底的金属层中添加P型重掺杂区域10，使添加的P型重掺杂区域与外围的N阱20形成一个寄生二极管，而且将第一器件M1和第二器件M2的栅极端经由P型重掺杂区域10通过多晶硅连接至最接近衬底的金属层，由此使得电荷从寄生二极管处泄放掉(如图2所示)；第三步骤S3：在第一器件M1和第二器件M2分别配置各自的两个虚设元件。其中，第一器件M1的漏端和第二器件M2的漏端分别接不同的网点，第一器件M1的源端和第二器件M2的源端连接在同一网点；第一器件M1的栅极接
至网络基准电压，第二器件M2的栅极接至网络反馈电压。在第一器件M1的相对邻近的第一虚设元件和第二器件M2的相对邻近的第二虚设元件的漏端分别接到第一器件M1和第二器件M2的源端，第一虚设元件和第二虚设元件的栅极和源极连同第一器件M1的另一两根虚设元件和第二器件M2的另一两根虚设元件的三端接到外围的电源电压(VDD)上。第一器件M1和第二器件M2不能受任何外界的信号干挠，因此用隔离环将第一器件M1和第二器件M2单独隔离开。将第一器件M1和第二器件M2的栅极端经由P型重掺杂区域10通过多晶硅连接至最接近衬底的金属层。这从原理上讲，其实就是生成寄生二极管。从而不会引发天线效应。在根据本专利技术优选实施例的用于预防半导体芯片版图的天线效应的方法中，第一器件M1和第二器件M2两边添加虚设器件起到了保护作用，以免在刻蚀时对第一器件M1和第二器件M2组成的这对本文档来自技高网...

【技术保护点】
一种用于预防半导体芯片版图的天线效应的方法，其特征在于包括：采用相互匹配的第一器件和第二器件组成差分对管；在第一器件和第二器件的栅极附近的最接近衬底的金属层中添加P型重掺杂区域，使添加的P型重掺杂区域与外围的N阱形成一个寄生二极管，而且将第一器件和第二器件的栅极端经由P型重掺杂区域通过多晶硅连接至最接近衬底的金属层。

【技术特征摘要】
1.一种用于预防半导体芯片版图的天线效应的方法，其特征在于包括：采用相互匹配的第一器件和第二器件组成差分对管；在第一器件和第二器件的栅极附近的最接近衬底的金属层中添加P型重掺杂区域，使添加的P型重掺杂区域与外围的N阱形成一个寄生二极管，而且将第一器件和第二器件的栅极端经由P型重掺杂区域通过多晶硅连接至最接近衬底的金属层。2.根据权利要求1所述的用于预防半导体芯片版图的天线效应的方法，其特征在于还包括：在第一器件和第二器件分别配置各自的两个虚设元件。3.根据权利要求1或2所述的用于预防半导体芯片版图的天线效应的方法，其特征在于，第一器件的漏端和第二器件的漏端分别接不同的网点，第一器件M1的源端和第二器件的源端连接在同一网点。4.根据权利要求1或2所述的用于预防半导体芯片版图的天线效应的方法，其特征在于，第一器件的栅极接至网络基准电压，第二器件的栅极接至网络反馈...

【专利技术属性】
技术研发人员：朱静，陈珏，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31