半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种半导体装置，具有在碳化硅半导体区域中形成的IGBT以及FWD，其中，IGBT具备在碳化硅半导体区域的一个主面侧形成的发射极电极、基极区域、发射极区域、在碳化硅半导体区域的一个主面侧形成的集电极区域、集电极电极、与碳化硅半导体区域、发射极区域和基极区域相接的栅极绝缘膜以及与栅极绝缘膜对置的栅电极，FWD具备：基极接触区域，与发射极区域邻接，与发射极电极电连接；以及阴极区域，配设于碳化硅半导体区域的另一个主面侧的上层部，与集电极区域邻接地设置，与集电极电极电连接，IGBT还具备载流子陷阱减少区域，该载流子陷阱减少区域配设于集电极区域的上方的碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于阴极区域的上方的碳化硅半导体区域内的载流子陷阱。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，特别涉及改善半导体装置的电气特性的技术。
技术介绍
以往公知作为半导体材料使用硅(Si)基板的绝缘栅双极型晶体管(IGBT：Insulated Gate Bipolar Transistor)和与IGBT反并联地连接的回流二极管(FWD：Free Wheeling Diode)形成于同一半导体基板内的功率用半导体装置。例如，在专利文献1中，公开了如下半导体装置：在同一半导体基板形成IGBT和FWD，在基板的表面侧形成作为IGBT的发射极电极以及FWD的阳极电极发挥功能的共用的电极，在基板的背面侧形成作为IGBT的集电极电极以及FWD的阴极电极发挥功能的共用的电极。这样的半导体装置被称为反向导通型(RC(ReverseConducting))－IGBT。Si基板由于一般是高载流子寿命(载流子寿命长)，所以在RC－IGBT中，FWD的恢复特性也时常成为问题。即，在从IGBT的动作(正向通电)状态切换为FWD的反向复原(恢复)状态时，持续流过正向电流直至在半导体基板中蓄积的少数载流子由于复合而消失，所以作为结果，开关损失增大。作为提高FWD的恢复特性的方法，使用载流子寿命控制法，在该载流子寿命控制法中，遍布半导体基板整体、即IGBT区域和FWD区域整体地，作为载流子寿命控制体照射轻离子或者电子射线等放射线，在半导体基板中导入晶体缺陷，从而形成低载流子寿命层。通过该方法，半导体基板中的晶体缺陷成为复合中心，在FWD
的恢复时，促进少数载流子的复合，能够改善恢复特性。另外，根据专利文献2，提出了将形成低载流子寿命层的区域仅限定于FWD区域(在IGBT区域中不导入载流子寿命控制体)的方法，公开了不损害IGBT的通电能力而提高FWD的恢复特性的技术。专利文献1：日本专利第4791704号公报专利文献2：日本特开2008－192737号公报
技术实现思路
碳化硅(SiC)半导体具有比Si半导体宽的宽带隙，使用SiC半导体的SiC半导体装置相比于使用Si半导体的Si半导体装置，耐压性更优良，容许电流密度更高，并且耐热性也更高，所以还能够进行高温动作。因此，SiC半导体装置作为下一代的功率用半导体装置而进行开发。在功率用半导体装置中使用的Si基板一般使用FZ法(FloatingZone法：浮游频带熔融法)来形成。通过本方法得到的Si基板的纯度非常高且无缺陷，所以得到1毫秒以上的高载流子寿命。另一方面，对于SiC基板，非常难以得到Si基板那样高的纯度，一般的载流子寿命只不过为1微秒左右。其原因认为是，在SiC基板内，存在大量杂质、本征缺陷、位错、层叠缺陷等晶体缺陷，所以它们成为复合中心、进而成为载流子寿命控制体。因此，在使用SiC基板的RC－IGBT中，无法应用以往的作为使用Si基板的RC－IGBT的特性提高方法的、仅在FWD区域中形成低载流子寿命层的方法。即，使用SiC基板的RC－IGBT存在如下这样的恢复特性与通电特性之间的折衷关系，即，虽然由于存在大量载流子寿命控制体而恢复特性优良，但在另一方面IGBT的通电特性低。另外，在SiC基板中，在晶体内存在大量载流子寿命控制体，所以存在即使如Si基板那样“部分性地导入载流子寿命控制体”也没有效果这样的问题。本专利技术是为了解决上述那样的问题而完成的，其目的在于，提供
一种改善了电气特性的SiC半导体装置。本专利技术提供一种半导体装置，具有在第2导电类型的碳化硅半导体区域中形成的绝缘栅双极型晶体管和与所述绝缘栅双极型晶体管反并联地连接的二极管，其中，所述绝缘栅双极型晶体管具备：发射极电极，配设于所述碳化硅半导体区域的一个主面上；第1导电类型的基极区域，在所述碳化硅半导体区域的所述一个主面侧的上层部选择性地配设有多个；第2导电类型的发射极区域，选择性地配设于所述基极区域各自的上层部，与所述发射极电极电连接；第1导电类型的集电极区域，配设于所述碳化硅半导体区域的另一个主面侧的上层部；集电极电极，配设于所述碳化硅半导体区域的所述另一个主面上，与所述集电极区域电连接；栅极绝缘膜，被配设成与所述碳化硅半导体区域、所述发射极区域以及所述基极区域连续地相接；以及栅电极，被配置成隔着所述栅极绝缘膜而与所述碳化硅半导体区域、所述发射极区域以及所述基极区域对置，所述二极管具备：第1导电类型的基极接触区域，与所述发射极区域邻接地设置，与所述发射极电极电连接；以及第2导电类型的阴极区域，配设于所述碳化硅半导体区域的所述另一个主面侧的上层部，与所述集电极区域邻接地设置，与所述集电极电极电连接，所述绝缘栅双极型晶体管还具备：载流子陷阱减少区域，配设于所述集电极区域的上方的所述碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于所述阴极区域的上方的所述碳化硅半导体区域内的载流子陷阱。根据本专利技术的半导体装置，在晶体管的通电区域中形成载流子陷阱减少区域，所以能够提高晶体管的主电流的通电区域中的载流子寿命，所以能够提高晶体管的通电能力。附图说明图1是示出本专利技术的实施方式1的半导体装置的结构的剖面图。图2是示出本专利技术的实施方式1的半导体装置的结构的俯视图。图3是说明本专利技术的实施方式1的半导体装置的制造工序的剖面
图。图4是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图5是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图6是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图7是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图8是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图9是说明本专利技术的实施方式1的半导体装置的制造工序的剖面图。图10是示出本专利技术的实施方式2的半导体装置的结构的剖面图。图11是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图12是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图13是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图14是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图15是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图16是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图17是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图18是说明本专利技术的实施方式2的半导体装置的制造工序的剖
面图。图19是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图20是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图21是说明本专利技术的实施方式2的半导体装置的制造工序的剖面图。图22是示出本专利技术的实施方式3的半导体装置的结构的剖面图。图23是示出本专利技术的实施方式4的半导体装置的结构的剖面图。图24是示出载流子寿命的分布的图。具体实施方式(实施方式1)(装置结构)图1是示出本专利技术的实施方式1的SiC－RC－IGBT100的结构的剖面图。另外，图1是SiC－RC－IGBT100的一部分的剖面，在实际的半导体芯片中，在活性区域中反复排列有多个相同的结构，但为了便于说明，将图1的结构称为SiC－RC－IGBT100。另外，在以下的记载中，关于杂质的导电类型，一般将n型定义为“第1导电类型”，将p型定义为“第2导电类型”，但也可以是相反的本文档来自技高网...

【技术保护点】
一种半导体装置，具有在第2导电类型的碳化硅半导体区域(4)中形成的绝缘栅双极型晶体管和与所述绝缘栅双极型晶体管反并联地连接的二极管，所述绝缘栅双极型晶体管具备：发射极电极(8)，配设于所述碳化硅半导体区域的一个主面上；第1导电类型的基极区域(5)，在所述碳化硅半导体区域的所述一个主面侧的上层部选择性地配设有多个；第2导电类型的发射极区域(6)，选择性地配设于所述基极区域各自的上层部，与所述发射极电极电连接；第1导电类型的集电极区域(2)，配设于所述碳化硅半导体区域的另一个主面侧的上层部；集电极电极(1)，配设于所述碳化硅半导体区域的所述另一个主面上，与所述集电极区域电连接；栅极绝缘膜(9)，被配设成与所述碳化硅半导体区域、所述发射极区域以及所述基极区域连续地相接；以及栅电极(10)，被配置成隔着所述栅极绝缘膜而与所述碳化硅半导体区域、所述发射极区域以及所述基极区域对置，所述二极管具备：第1导电类型的基极接触区域(7)，与所述发射极区域邻接地设置，与所述发射极电极电连接；以及第2导电类型的阴极区域(3)，配设于所述碳化硅半导体区域的所述另一个主面侧的上层部，与所述集电极区域邻接地设置，与所述集电极电极电连接，所述绝缘栅双极型晶体管还具备：载流子陷阱减少区域(11)，配设于所述集电极区域的上方的所述碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于所述阴极区域的上方的所述碳化硅半导体区域内的载流子陷阱。...

【技术特征摘要】
【国外来华专利技术】2014.02.28 JP 2014-0377601.一种半导体装置，具有在第2导电类型的碳化硅半导体区域(4)中形成的绝缘栅双极型晶体管和与所述绝缘栅双极型晶体管反并联地连接的二极管，所述绝缘栅双极型晶体管具备：发射极电极(8)，配设于所述碳化硅半导体区域的一个主面上；第1导电类型的基极区域(5)，在所述碳化硅半导体区域的所述一个主面侧的上层部选择性地配设有多个；第2导电类型的发射极区域(6)，选择性地配设于所述基极区域各自的上层部，与所述发射极电极电连接；第1导电类型的集电极区域(2)，配设于所述碳化硅半导体区域的另一个主面侧的上层部；集电极电极(1)，配设于所述碳化硅半导体区域的所述另一个主面上，与所述集电极区域电连接；栅极绝缘膜(9)，被配设成与所述碳化硅半导体区域、所述发射极区域以及所述基极区域连续地相接；以及栅电极(10)，被配置成隔着所述栅极绝缘膜而与所述碳化硅半导体区域、所述发射极区域以及所述基极区域对置，所述二极管具备：第1导电类型的基极接触区域(7)，与所述发射极区域邻接地设置，与所述发射极电极电连接；以及第2导电类型的阴极区域(3)，配设于所述碳化硅半导体区域的所述另一个主面侧的上层部，与所述集电极区域邻接地设置，与所述集电极电极电连接，所述绝缘栅双极型晶体管还具备：载流子陷阱减少区域(11)，配设于所述集电极区域的上方的所述碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于所述阴极区域的上方的所述碳化硅半导体区域内的载流子陷阱。2.根据权利要求1所述的半导体装置，其特征在于，所述载流子陷阱减少区域是将碳、硅、氢以及氦中的至少一个进行离子注入而形成的。3.根据权利要求1或者2所述的半导体装置，其特征在于，所述载流子陷阱减少区域设置于从相邻的所述基极区域之间到所述集电极区域的上方的所述碳化硅半导体区域内。4.根据权利要求1或者2所述的半导体装置，其特征在于，所述栅极绝缘膜(9A)被设置成覆盖以从相邻的所述基极区域之间的所述碳化硅半导体区域的所述一个主面到达所述碳化硅半导体区域内的方式设置的沟槽(TR)的内表面，所述栅电极(10A)被设置成埋入内表面被所述栅极绝缘膜覆盖的所述沟槽内，所述载流子陷阱减少区域设置于从所述沟槽的下方到所述集电极区域的上方的所述碳化硅半导体区域内。5.根据权利要求1或者2所述的半导体装置，其特征在于，还具备杂质区域(13)，该杂质区域(13)被设置成在所述碳化硅半导体区域的所述一个主面侧的上层部遍布所述一个主面的整个面，并且浓度较高地包含第2导电类型的杂质，所述杂质区域具有包含所述基极区域以及所述发射极区域的深度，所述载流子陷阱减少区域设置于从相邻的所述基极区域之间的所述杂质区域的下方到所述集电极区域的上方的所述碳化硅半导体区域内。6.根据权利要求1或者2所述的半...

【专利技术属性】
技术研发人员：滨田宪治，三浦成久，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP