半导体器件制造技术

公开了半导体器件。所述半导体器件的制造方法包括：在半导体衬底的第一表面形成阱区，半导体衬底和阱区分别为彼此相反的第一掺杂类型和第二掺杂类型；在阱区上形成栅介质层；在栅介质层上形成栅导体层；在阱区中形成第二掺杂类型的基区；在基区中形成第一掺杂类型的发射区；在发射区上形成发射电极；进行预处理，在半导体衬底的第二表面附近的区域形成预处理区；在半导体衬底的第二表面形成第一掺杂类型的集电区；在集电区上形成集电电极；以及进行第一热处理，第一热处理激活第一掺杂区的掺杂剂并且在集电区附近形成缺陷层。该方法通过引入缺陷层以降低半导体器件制造后期的热处理温度和获得高杂质激活。

【技术实现步骤摘要】

本技术涉及集成电路制造领域，更具体地，涉及半导体器件。
技术介绍
集成电路包括在单个半导体衬底形成并且由布线互连在一起的多个半导体器件。在集成电路中，半导体器件可以用作功率开关或信号处理器件。功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。IGBT是由BJT(双极型三极管)和FET(场效应晶体管)组成的复合全控型电压驱动式功率半导体器件。IGBT兼具BJT和FET两者的优点，即高输入阻抗和低导通压降的特点，因此具有很好的开关特性，广泛地应用于具有高压、强电流等特点的领域中，例如，交流电机、变频器、开关电源、照明电路、牵引传动等领域。在制造功率半导体器件的工艺中需要在半导体衬底中注入杂质，以及进行退火，以激活杂质。例如，在制作IGBT时，在半导体衬底的第一表面形成发射区之后，还需要在半导体衬底相对的第二表面形成集电区。为此，先对半导体衬底进行减薄，以达到预定厚度，然后从半导体衬底的第二表面注入杂质，再进行退火以激活杂质，使得半导体衬底中的掺杂区作为集电区。然而，由于半导体器件中已经形成多个金属层和掺杂区，因此，针对集电区的退火的温度不能过高，以免已经形成的金属层损坏，或者掺杂区发生不希望的扩散。另一方面，如果该退火温度过低，则杂质的激活率低，导致IGBT饱和电压降高以及开关损耗大。因此，期望进一步改进半导体器件的制造方法，使得后继的杂质激活退火可以在低温条件下也能实现高激活率。
技术实现思路
为解决上述技术问题，本技术提供一种半导体器件，其中引入缺陷层以降低半导体器件制造后期的热处理温度和获得高杂质激活率。根据本技术的一方面，提供一种半导体器件的制造方法，包括：在半导体衬底的第一表面形成阱区，所述半导体衬底和所述阱区分别为第一掺杂类型；在所述阱区上形成栅介质层；在所述栅介质层上形成栅导体层；在所述阱区中形成第二掺杂类型的基区，所述第二掺杂类型与所述第一掺杂类型相反；在所述基区中形成第一掺杂类型的发射区；在所述发射区上形成发射电极；进行预处理，在半导体衬底的第二表面附近的区域形成预处理区；在半导体衬底的第二表面形成第一掺杂类型的集电区；在所述集电区上形成集电电极；以及进行第一热处理，所述第一热处理激活第一掺杂区的掺杂剂并且在所述集电区附近形成缺陷层。优选地，在形成集电区的步骤和形成集电电极的步骤之间，还包括：进行后处理，在半导体衬底位于第一掺杂区附近的区域中产生缺陷。优选地，所述预处理和所述后处理通过离子注入或辐照产生所述缺陷。优选地，所述离子注入采用的掺杂剂为选自氢、氦、硫、氧和硒中的至少一种。优选地，在预处理中采用的离子注入的注入能量为25KeV～500KeV，注入剂量为1E11/cm2～1E15/cm2。优选地，在后处理中采用的离子注入的注入能量为200KeV～600KeV，注入剂量为1E11/cm2～1E15/cm2。优选地，在后处理中进行多次离子注入，所述多次离子注入的注入能量递减，注入剂量相同，从而形成多个大致等峰值但不同深度的缺陷区。优选地，所述第一热处理的温度为350℃～420℃之间，时间为10分钟至60分钟之间。优选地，在形成集电区的步骤和形成集电电极的步骤之间，还包括第二热处理，所述第一热处理和所述第二热处理共同激活第一掺杂区的掺杂剂并且在第一掺杂区附近形成缺陷层。优选地，所述第一热处理的温度为400℃～450℃之间，时间为0.5小时至2小时之间。优选地，第一掺杂类型为选自P型和N型中的一种，第二掺杂类型为选自P型和N型中的另一种。优选地，在进行预处理的步骤之前，还包括：进行减薄处理，以减小所述半导体衬底的厚度。根据本技术的另一方面，提供一种半导体器件，包括：位于半导体衬底中第一表面附近的阱区，所述半导体衬底和所述阱区分别为第一掺杂类型；位于所述阱区上的栅介质层；位于所述栅介质层上的栅导体层；位于所述阱区中的第二掺杂类型的基区，所述第二掺杂类型与所述第一掺杂类型相反；位于所述基区中的第一掺杂类型的发射区；位于所述发射区上的发射电极；位于所述半导体衬底中第二表面附近的集电区；缺陷层，所述缺陷层位于所述集电区附近的区域中；以及位于所述集电区上的集电电极。优选地，所述缺陷层包括选自氢、氦、硫、氧和硒中的至少一种掺杂剂。优选地，所述缺陷层包括多个大致等峰值但不同深度的缺陷区。优选地，第一掺杂类型为选自P型和N型中的一种，第二掺杂类型为选自P型和N型中的另一种。与现有技术相比，本技术在半导体器件集电区杂质注入掺杂之前采用离子注入的预处理，可以显著提升半导体器件的集电区杂质的在低温热处理的激活率，进而改善半导体器件的导通压降，降低其导通损耗；并且，通过该离子辐照处理，可以抑制半导体器件集电区杂质热处理过程中的扩散结深，特别的，对于集电区采用P型杂质掺杂的半导体器件，能够有效降该器件的关断损耗；进一步的，采用200KeV以上的能量对保留的预设厚度区域的下表面进行至少一次的H+离子注入/辐照处理，两次以及两次以上注入/辐照能量不同，形成具有连续的等峰值分布的缺陷层，所述的缺陷层经过一定温度条件的热处理后可以在体内形成额外的复合中心，该复合中心可以起到N型杂质补偿作用，减少半导体器件的少子寿命，从而达到进一
步降低半导体器件的开关损耗的目的；再者，本技术在对保留的预设厚度区域的下表面进行至少一次的H+离子注入/辐照处理之后，直接在半导体衬底保留的预设厚度区域的下表面沉积金属层，然后再对半导体衬底保留的预设厚度区域以及金属层进行热处理工艺，无需在H+离子注入/辐照之后进行额外的热处理工艺，减少了工艺步骤，节约了加工成本。热处理工艺的温度设置要求不能够使得IGBT器件已形成的上表面金属层发生损坏，因此该退火热处理的温度设置的比较低，在此温度下注入杂质的激活率不够理想，导致IGBT器件的饱和电压降较高。特别的，对于现代IGBT器件产品，为提高IGBT器件的工作频率，通常会采用轻掺杂的集电区杂质的设定，此时对集电区杂质低温热处理的激活率要求进一步提升。本技术不仅解决了半导体器件集电区注入杂质在低温热处理过程中激活率较低的问题，同时提供了提高半导体器件开关频率的工艺方案。附图说明通过以下参照附图对本技术实施例的描述，本技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1至11示出根据本技术实施例的半导体器件制造方法不同阶段的截面图；图12示出根据本技术的实施例的半导体器件的掺杂浓度分别和缺陷分布；图13示出本技术实施例和现有技术的半导体器件制造方法的热处理温度与半导体器件的饱和电压降之间关系的曲线。具体实施方式以下将参照附图更详细地描述本技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：位于半导体衬底中第一表面附近的阱区，所述半导体衬底和所述阱区分别为第一掺杂类型；位于所述阱区上的栅介质层；位于所述栅介质层上的栅导体层；位于所述阱区中的第二掺杂类型的基区，所述第二掺杂类型与所述第一掺杂类型相反；位于所述基区中的第一掺杂类型的发射区；位于所述发射区上的发射电极；位于所述半导体衬底中第二表面附近的集电区；缺陷层，所述缺陷层位于所述集电区附近的区域中；以及位于所述集电区上的集电电极。

【技术特征摘要】
1.一种半导体器件，包括：位于半导体衬底中第一表面附近的阱区，所述半导体衬底和所述阱区分别为第一掺杂类型；位于所述阱区上的栅介质层；位于所述栅介质层上的栅导体层；位于所述阱区中的第二掺杂类型的基区，所述第二掺杂类型与所述第一掺杂类型相反；位于所述基区中的第一掺杂类型的发射区；位于所述发射区上的发射电极；位于所述半导体衬底中第二表面附近的集电区；缺陷层，所述缺陷...

【专利技术属性】
技术研发人员：顾悦吉，王珏，杨彦涛，陈琛，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：新型
国别省市：浙江;33