测试座及测试装置制造方法及图纸

本实用新型专利技术提供了一种测试座及测试装置，所述测试座包括：基底，依次位于所述基底上的隔离层与导电框，以及环绕所述基底的引线框；其中，所述引线框上设置有若干个焊片，第一部分焊片通过第一引线与所述芯片电连接，第二部分焊片通过第二引线与基底电连接，基底通过第三引线与芯片电连接，第三部分焊片通过第四引线与导电框电连接，导电框通过第五引线与芯片电连接，通过导电框与芯片以及焊片与导电框的电连接，使得相同数量的焊片可以连接更多的芯片引脚，避免了测试座中焊片数量对待测试芯片中引脚数量的限制，并且包含有该测试座的测试装置省略了封装的步骤，进而缩短测量时间，节省测量成本。

【技术实现步骤摘要】

本技术涉及半导体制造
，特别涉及一种测试座及测试装置。
技术介绍
在半导体芯片的研发及大规模生产过程中，均需要对芯片的各类性能进行测试，芯片的测试通常需要使用对应的测试基台(tester)和测试板(DUT板)，例如用于功能测试(function test，FT)的测试板等。FT测试是检验芯片的功能是否完好的必不可少的一个环节。通常测试板上连接有用于放置待测试芯片的测试座(socket)，测试基台提供的外部测试信号通过测试板送到测试座的引脚，进而对待测芯片进行测试。芯片测试座是测试装置中的关键部件。测试座用于将芯片定位以及完成测试板与芯片之间电子讯号及电流的传输，它的功能优劣直接影响芯片测试的可靠性和准确性。随着芯片的运行速度日益提供和电子产品尺寸的减少，对测试座性能的要求亦日益提供。因此，如何提供一种能够满足芯片引脚数量的需求，且不需要封装，从而节省测量时间及测量成本的测试座及测试板是本领域技术人员亟待解决的一个技术问题。
技术实现思路
本技术的目的在于提供一种测试座及测试装置，以解决现有的测试座无法满足芯片引脚数量的需求，且测试装置需要进行封装，需要花费大量的时间及费用的问题。为解决上述技术问题，本技术提供一种测试座，包括：基底，依次位于所述基底上的隔离层与导电框，以及环绕所述基底的引线框；其中，
所述引线框上设置有若干个焊片，第一部分焊片通过第一引线与所述芯片电连接，第二部分焊片通过第二引线与所述基底电连接，所述基底通过第三引线与所述芯片电连接，第三部分焊片通过第四引线与所述导电框电连接，所述导电框通过第五引线与所述芯片电连接。优选的，所述导电框环绕所述芯片。优选的，所述芯片与所述基底之间设置有隔离层。优选的，所述第二部分焊片的数量为一个。优选的，所述第二部分焊片接地。优选的，所述导电框的数量大于等于1个，不同的所述导电框与所述芯片上不同的引脚电连接。优选的，不同的所述导电框与不同的所述第三部分焊片电连接。优选的，所述第三部分焊片的数量与所述导电框的数量相同，所述导电框与所述第三部分焊片一一对应。更优选的，所述导电框的数量为2个，第一导电框用于提供所述芯片的内部供电信号，第二导电框用于提供所述芯片的外围供电信号。优选的，所述焊片在所述引线框上均匀分布。优选的，所述基底为一导电板。优选的，所述隔离层为胶层。优选的，所述导电框为金属框。优选的，所述导电框为铜框。优选的，所述导电框的宽度为0.5mm～1mm。相应的，本技术还提供的一种测试装置，包括测试基台，位于所述测试基台上的测试板，以及位于所述测试板上的测试座，所述测试座采用上述测试座。与现有技术相比，本技术所提供的测试座及测试装置，通过在测试座中设置导电框，导电框通过第五引线与芯片电连接，第三部分焊片通过第四引线与所述导电框电连接，从而使得相同数量的焊片可以连接更多的芯片引脚，避免了测试座中焊片数量对待测试芯片中引脚数量的限制，并且包含有该测试座的测试装置省略了封装的步骤，进而缩短测量时间，
节省测量成本；并且无需设计新的老化试验与功能测试用的硬件，进一步节省了测量成本。附图说明图1是现有的双列直插式测试板的俯视图。图2是本技术一实施例所提供的测试座的俯视图。图3是本技术一实施例所提供的测试座的剖面图。具体实施方式现有技术中采用的测试座一般设置有48个焊片，例如常见的双列直插式测试板中的测试座，所述双列直插式测试板的俯视图如图1所示，所述测试板包括基板1，所述基板1边缘下面设有两排平行的引脚，所述基板1中间位置设置有一测试座2，所述测试座2上设置有48个焊片3，所述焊片3通过焊片引线与所述引脚连接，通过将待测试的芯片4设置于所述测试座2上进行测试。对于芯片测试需要的引脚(pin)少于48个时，上述测试板能够满足要求，如果芯片测试需要的引脚大于48个时，就需要其它的测试板，但是测试板的封装及测试需要花费更多的时间及费用。以下结合附图和具体实施例对本技术提供的一种测试座及测试装置进一步详细说明。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。请参考图2与图3，图2为本技术一实施例所提供的测试座的俯视图，图3为本技术一实施例所提供的测试座的剖面图。所述测试座用于测试芯片，如图2与图3所示，所述测试座包括基底10，位于所述基底10上的隔离层20，位于所述隔离层20上的导电框30，以及环绕所述基底10的引线框40；其中，所述引线框40上设置有若干个焊片41，第一部分焊片41通过第一引线61与所述芯片50电连接，第二部分焊片41通过第二引线62与所述基底10电连接，所述基底10通过第三引线63与所述芯片50电连接，第三部分焊片41通过第四引线64与所述导电框30电连接，
所述导电框30通过第五引线65与所述芯片50电连接。本实施例中，所述导电框30环绕所述芯片50。在其他实施例中，所述导电框30也可以位于所述芯片50的某一侧，不影响所述导电框30与所述芯片50的电连接即可。在所述芯片50与所述基底10之间设置也有隔离层20，用于隔离所述芯片50与所述基底10。所述第一部分焊片41通过第一引线61与所述芯片50电连接，用于向所述芯片50提供外部测试信号。所述二部分焊片41的数量为一个，即所述芯片50上的若干个引脚通过第三引线63与所述基底10电连接，所述基底10通过第二引线62与所述引线框40上的某一个焊片41电连接，该焊片接地，用于向所述芯片50提供接地信号。所述导电框30的数量大于等于1个，不同的所述导电框30与所述芯片50上不同的引脚电连接，不同的所述导电框30与不同的所述第三部分焊片41电连接。所述第三部分焊片41的数量与所述导电框30的数量相同，所述导电框30与所述第三部分焊片41一一对应，也就是说每一个所述导电框30与一个所述第三部分焊片41电连接。所述第三部分焊片41用于向所述芯片50提供供电信号。本实施例中，所述导电框30的数量为2个，第一导电框31用于提供所述芯片50的内部供电信号VCC1，第二导电框32用于提供所述芯片50的外围供电信号VCC2。所述导电框30为金属框，两个金属框的材质可以相同，也可以不相同，本实施例中，两个金属框均为铜框。所述导电框30的宽度为0.5mm～1mm，例如，0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1mm，优选的宽度为0.8mm。优选的，所述基底10为一导电板，第二部分焊片41通过第二引线62与所述基底10电连接，所述基底10通过第三引线63与所述芯片50电连接，从而使得所述芯片50与第二部分焊片41电连接；所述隔离层20为胶层，用于隔离所述基底10与所述导电框30；所述焊片41为镀金的铜片，所述第一引线61、第二引线62、第三引线63、第四引线64及第五引线65的材质可以相同，也可以不相同，本实施例中，所述五个引线的材质相同，区分引线主要是为了区分不同结构之间的连接，所述引线均为金引线，以
便于很好的连接所述焊片41、导电框30、基板10与芯片50。所述若干焊片41在所述引线框本文档来自技高网...

【技术保护点】
一种测试座，用于测试芯片，其特征在于，包括：基底，依次位于所述基底上的隔离层与导电框，以及环绕所述基底的引线框；其中，所述引线框上设置有若干个焊片，第一部分焊片通过第一引线与所述芯片电连接，第二部分焊片通过第二引线与所述基底电连接，所述基底通过第三引线与所述芯片电连接，第三部分焊片通过第四引线与所述导电框电连接，所述导电框通过第五引线与所述芯片电连接。

【技术特征摘要】
1.一种测试座，用于测试芯片，其特征在于，包括：基底，依次位于所述基底上的隔离层与导电框，以及环绕所述基底的引线框；其中，所述引线框上设置有若干个焊片，第一部分焊片通过第一引线与所述芯片电连接，第二部分焊片通过第二引线与所述基底电连接，所述基底通过第三引线与所述芯片电连接，第三部分焊片通过第四引线与所述导电框电连接，所述导电框通过第五引线与所述芯片电连接。2.如权利要求1所述的测试座，其特征在于，所述导电框环绕所述芯片。3.如权利要求2所述的测试座，其特征在于，所述芯片与所述基底之间设置有隔离层。4.如权利要求1所述的测试座，其特征在于，所述第二部分焊片的数量为一个。5.如权利要求4所述的测试座，其特征在于，所述第二部分焊片接地。6.如权利要求1所述的测试座，其特征在于，所述导电框的数量大于等于1个，不同的所述导电框与所述芯片上不同的引脚电连接。7.如权利要求6所述的测试座，其特征在于，不同的所述导电框与不同的所述第三部分焊片电连接...

【专利技术属性】
技术研发人员：简维廷，陈险峰，邹春梅，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：天津;12