用于减轻半导体器件中的寄生电容的影响的方法和装置制造方法及图纸

实施例包括半导体器件，其包括：栅极层，该栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，以使得栅极层的第一区段相对于栅极层的第二区段被偏移；以及第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本公开要求于2014年12月11日提交的第14/567,971号美国专利申请的优先权，其要求于2014年1月9日提交的第61/925,481号美国临时专利申请的优先权，它们以整体内容通过引用并入本文。
本公开的实施例涉及寄生电容的管理，并且特别地涉及用于减轻半导体器件中的寄生电容的影响的方法和装置。
技术介绍
半导体器件在尺寸上正日益变得更小。随着尺寸的减小，半导体器件的两个组件(例如，栅极层和漏极接触)之间的距离也继续减小，这导致例如产生两个组件之间的寄生电容。例如，由于例如栅极层与漏极接触之间的相对小的距离，因而可以在半导体器件的栅极层与漏极接触之间生成寄生电容。当半导体器件例如使用在高频开关操作中时，这样的寄生电容可能具有不期望的影响。
技术实现思路
在各种实施例中，本公开提供一种半导体器件，其包括：栅极层，栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，使得栅极层的第一区段相对于栅极层的第二区段偏移；以及第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。在各种实施例中，本公开还提供一种形成半导体器件的方法，
其包括：形成栅极层，其中栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，使得栅极层的第一区段相对于栅极层的第二区段偏移；以及形成第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。附图说明结合附图通过以下详细描述将容易理解本公开的实施例。为了方便描述，相同附图标记指代相同结构元件。在附图中以示例的方式而非以限制的方式图示了各种实施例。图1示意性地图示了具有非线性栅极层的半导体器件的俯视图。图2图示了半导体器件的设计，其中设计包括指示栅极层的非线性的线性指示层。图3A-3F图示了与半导体器件的形成相关联的各种操作。图4A和4B图示了具有切割的半导体器件的栅极层的区段的半导体器件。图5示意性地图示了包括多个半导体器件的器件的俯视图。图6是半导体器件的形成的示例方法的流程图。具体实施方式图1示意性地图示了具有非线性栅极层106a的半导体器件100(此后也被称为“器件100”)的俯视图。在实施例中，器件100包括例如多个晶体管。在实施例中，器件100包括多个扩散层102a、102b、102c。在示例中，器件100包括鳍式场效应晶体管(FinFET)器件，其中，扩散层102a、102b、102c中的一个或多个是器件的鳍片。在示例中，扩散层102a、102b、102c是由薄硅鳍片包裹以形成器件100的主体的导电沟道。在示例中，单个的扩散层102a、102b、102c表示器件100的任何适当的区域，例如源区、漏区等。虽然在图1中图示了三
个扩散层，但是器件100可以具有任何不同数目的扩散层。在实施例中，器件100还包括多个接触104a、104b、104c和104d。在示例中，单个的接触104a、104b、104c和104d是源接触或漏接触。接触104a、104b、104c和104d是例如耦合到对应区域的金属接触。例如，虽然在图1中未图示，但是单个的接触104a、104b、104c和104d电连接到扩散层102a、……、102c中的对应的一个或多个。虽然在图1中图示了四个接触104a、……、104d，但是器件100可以具有任何不同数目的接触。在实施例中，器件100还包括多个栅极层106a、106b和106c。在示例中，栅极层106a、106b和106c中的一个或多个包括金属。在另一示例中，栅极层106a、106b和106c中的一个或多个包括任何其他适当的材料，例如多晶硅(如果栅极层包括多晶硅，则栅极层还可以被称为多晶栅极层)。在示例中，接触104a和104b和栅极层106a连同一个或多个其他组件形成第一晶体管108a；接触104b和104c和栅极层106b连同一个或多个其他组件形成第二晶体管108b；并且接触104c和104d和栅极层106c连同一个或多个其他组件形成第三晶体管108c。因此，例如，接触104b是第一晶体管108a和第二晶体管108b二者的一部分。在示例中，接触104b充当针对第一晶体管108a的漏接触(例如，针对漏区的接触)，并且还充当针对第二晶体管108b的源接触(例如，针对源区的接触)。由于单个的接触104a、……、104d可以充当源接触和/或漏接触，因而接触104a、……、104d在本文中还被称为源/漏接触。在实施例中，栅极层106b基本上形成在与相邻接触104b和104c相等距离处。例如，栅极层106b与接触104b之间的距离是X单位(其中，X可以是任何适当的值)，并且栅极层106b与接触104c之间的距离也基本上是X单位，如图1中所图示的。类似地，栅极层106c基本上形成在与相邻接触104c和104d相等距离处。在实施例中，栅极层106a具有非直线形状。例如，栅极层106a
包括区段106a1、区段106a2和区段106a3。在实施例中，栅极层106a的区段106a2关于栅极层106a的区段106a1和106a3偏移。在实施例中，区段106a1相对于区段106a3不偏移。区段106a1和106a3形成栅极层106a的两个末端部分，而区段106a2形成栅极层106a的中间部分，如图1中所图示的。在示例中，栅极层106a的区段106a1与接触104a和接触104b中的每一个之间的距离基本上等于X单位；并且栅极层106a的区段106a3与接触104a和接触104b中的每一个之间的距离也基本上等于X单位，如图1中所图示的。然而，栅极层106a的区段106a2与接触104a之间的距离是Y1单位；而栅极层106a的区段106a2与接触104b之间的距离是Y2单位，其中Y1与Y2不同。在图1的示例中，Y2高于Y1(即，与接触104b相比较，栅极层106的区段106a2更接近接触104a)。在示例中，接触104b形成第一晶体管108a的漏接触，并且接触104a形成第一晶体管108a的源接触。在实施例中，基于形成第一晶体管108a的漏接触的接触104b，距离Y2高于距离Y1。在包括多个晶体管的半导体器件中，一个或多个晶体管可以比半导体器件的一个或多个其他晶体管更关键。例如，关键晶体管可以被用于关键操作(例如，用于高速和高频开关)，并且减少关键晶体管中的栅极层与相邻金属接触之间的寄生电容或密勒(Miller)电容可能是所期望的。例如，例如与减少关键晶体管的栅极层与源接触之间的寄生电容相比较，减少栅极层与关键晶体管的漏接触之间的寄生电容或密勒电容可能是所期望的。在示例中，晶体管108a是关键晶体管(例如，相对于晶体管108b和108c)。例如，晶体管108a可以被用于高速和高频开关操作。作为示例，期望减少晶体管108a中的栅极层106a与相邻接触之间的寄生电容或密勒电容(例如，与减少晶体管108b和/或108c中的电容相比较)。栅极层106a与相邻接触之间的寄生电容或密勒电容是基于栅极层106与相邻接触之间的距离。而且，例本文档来自技高网...

【技术保护点】
一种半导体器件，包括：栅极层，所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移；以及第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同。

【技术特征摘要】
【国外来华专利技术】2014.01.09 US 61/925,481;2014.12.11 US 14/567,9711.一种半导体器件，包括：栅极层，所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移；以及第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同。2.根据权利要求1所述的半导体器件，其中所述栅极层的所述第二区段基本上位于距离所述第一接触和所述第二接触中的每一个为相同距离处。3.根据权利要求1所述的半导体器件，其中：所述栅极层还包括第三区段；并且所述栅极层的所述第一区段相对于所述栅极层的所述第三区段偏移。4.根据权利要求3所述的半导体器件，其中：所述栅极层的所述第二区段相对于所述栅极层的所述第三区段是直线的。5.根据权利要求1所述的半导体器件，其中：所述第一接触是晶体管的漏接触；并且所述第二接触是所述晶体管的源接触。6.根据权利要求5所述的半导体器件，其中：基于所述第一接触是所述晶体管的所述漏接触并且所述第二接触是所述晶体管的所述源接触，所述第一距离高于所述第二距离。7.根据权利要求1所述的半导体器件，其中：所述第一接触电耦合到晶体管的漏区；并且所述第二接触电耦合到所述晶体管的源区。8.根据权利要求7所述的半导体器件，其中所述晶体管包括(i)所述漏区、(ii)耦合到所述漏区的所述第一接触、(iii)所述源区、(iv)耦合到所述源区的所述第二接触以及(v)所述栅极层。9.根据权利要求1所述的半导体器件，其中：第一寄生电容在所述栅极层与所述第一接触之间生成；第二寄生电容在所述栅极层与所述第二接触之间生成；基于所述栅极层的非直线的形状，所述第一寄生电容与所述第二寄生电容不同。10.根据权利要求1所述的半导体器件，其中所述栅极层是第一栅极层，并且其中所述半导体器件还包括：第二栅极层，其中所述第二栅极层是直线地成形的；以及第三接触，其中所述第二栅极层基本上位于距离所述第二接触和所述第三接触中的每一个为相同距离处。11.一种形成半导体器件的方法，包括：形成栅极层，其中所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，以使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移；以及形成第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触...

【专利技术属性】
技术研发人员：郑全成，常润滋，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB