半导体装置及半导体装置的制造方法制造方法及图纸

半导体装置具备：选择性地设置在n型碳化硅外延层(2)的相对于n+型碳化硅基板(1)侧的相反一侧的表面层的p+型区(3)；由在n型碳化硅外延层(2)上形成金属‑半导体接合的源电极(13)和p+型区(3)构成的元件结构；包围所述元件结构的周边部的p‑型区(5a)和p‑‑型区(5b)；隔着n型碳化硅外延层(2)包围该周边部的n+型沟道截断区(17)的结构。n+型沟道截断区(17)具有杂质浓度高的第二个n+型沟道截断区(17b)和内部包括第二个n+型沟道截断区(17b)，且杂质浓度比第二个n+型沟道截断区(17b)低的第一个n+型沟道截断区(17a)。通过采用这样的结构能够实现高耐压和电流的低泄漏。

【技术实现步骤摘要】
【国外来华专利技术】201580003622

【技术保护点】
一种半导体装置，其特征在于，具备：第一导电型半导体基板，其由带隙比硅宽的半导体构成；第一导电型半导体沉积层，其沉积在所述第一导电型半导体基板的表面上，由带隙比硅宽的半导体构成，且杂质浓度比所述第一导电型半导体基板低；第一个第二导电型半导体区，其选择性地设置在所述第一导电型半导体沉积层的相对于所述第一导电型半导体基板侧的相反一侧的表面层；元件结构，其至少由金属膜和所述第一个第二导电型半导体区构成，所述金属膜在所述第一导电型半导体沉积层上形成金属‑半导体接合；第二个第二导电型半导体区，其包围所述元件结构的周边部；和第一导电型半导体区，其隔着所述第一导电型半导体沉积层包围所述第二个第二导电型半导体区的周边部，其中，所述第一导电型半导体区具有内部包括杂质浓度高的第二个第一导电型半导体区，并将所述第二个第一导电型半导体区与所述第一导电型半导体沉积层隔开的第一个第一导电型半导体区，所述第一个第一导电型半导体区的杂质浓度比所述第一导电型半导体沉积层高，且比所述第二个第一导电型半导体区低。

【技术特征摘要】
【国外来华专利技术】2014.07.23 JP 2014-1502571.一种半导体装置，其特征在于，具备：第一导电型半导体基板，其由带隙比硅宽的半导体构成；第一导电型半导体沉积层，其沉积在所述第一导电型半导体基板的表面上，由带隙比硅宽的半导体构成，且杂质浓度比所述第一导电型半导体基板低；第一个第二导电型半导体区，其选择性地设置在所述第一导电型半导体沉积层的相对于所述第一导电型半导体基板侧的相反一侧的表面层；元件结构，其至少由金属膜和所述第一个第二导电型半导体区构成，所述金属膜在所述第一导电型半导体沉积层上形成金属-半导体接合；第二个第二导电型半导体区，其包围所述元件结构的周边部；和第一导电型半导体区，其隔着所述第一导电型半导体沉积层包围所述第二个第二导电型半导体区的周边部，其中，所述第一导电型半导体区具有内部包括杂质浓度高的第二个第一导电型半导体区，并将所述第二个第一导电型半导体区与所述第一导电型半导体沉积层隔开的第一个第一导电型半导体区，所述第一个第一导电型半导体区的杂质浓度比所述第一导电型半导体沉积层高，且比所述第二个第一导电型半导体区低。2.根据权利要求1所述的半导体装置，其特征在于，所述第一个第一导电型半导体区的杂质浓度为所述第二个第一导电型半导体区的杂质浓度的0.1倍以下。3.根据权利要求1所述的半导体装置，其特征在于，将所述第二个第二导电型半导体区与所述第一导电型半导体沉积层隔开的所述第一个第一导电型半导体区的宽度为0.1μm以上。4.根据权利要求1所述的半导体装置，其特征在于，所述金属膜与所述第一导电型半导体沉积层形成肖特基接合。5.根据权利要求1所述的半导体装置，其特征在于，还具备：第二导电型半导体沉积层，其选择性地沉积于所述第一导电型半导体沉积层上，所述金属膜与所述第二导电型半导体沉积层形成欧姆接合。6.根据权利要求1所述的半导体装置，其特征在于，所述元件结构由第二导电型基区、第一导电型源区、第一导电型阱区、栅电极、和源电极构成，所述第二导电型基区覆盖所述第一个第二导电型半导体区的一部分，并由杂质浓度比所述第一...

【专利技术属性】
技术研发人员：木下明将，星保幸，原田祐一，大西泰彦，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP