基于IEEE 1588标准的时钟透明传输装置及方法制造方法及图纸

本发明专利技术提供了一种基于IEEE 1588标准的时钟透明传输装置及方法，主要解决现有技术中使用各类专用芯片导致的连接关系复杂、功能单一，报文交换速率低，协议不可升级，端口数量不便于扩展的问题。其实现方案是：判断到达的以太网帧是否为PTP事件帧并对PTP事件帧打时间戳；提取PTP事件帧的纠正域字段内容；暂存时间戳及纠正字段内容；对所有以太网帧完成分组交换；记录PTP事件帧离开本节点的时间戳；计算新的纠正域字段值并写入到PTP事件帧对应字段；完成所有以太网帧校验字段的生成；转发所有以太网帧。本发明专利技术解决了现有技术存在的问题，具有可移植性、可对交换单元的端口数量进行扩展的优点，用于高精度时间同步系统。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种基于IEEE 1588标准的时钟透明传输装置及方法，主要解决现有技术中使用各类专用芯片导致的连接关系复杂、功能单一，报文交换速率低，协议不可升级，端口数量不便于扩展的问题。其实现方案是：判断到达的以太网帧是否为PTP事件帧并对PTP事件帧打时间戳；提取PTP事件帧的纠正域字段内容；暂存时间戳及纠正字段内容；对所有以太网帧完成分组交换；记录PTP事件帧离开本节点的时间戳；计算新的纠正域字段值并写入到PTP事件帧对应字段；完成所有以太网帧校验字段的生成；转发所有以太网帧。本专利技术解决了现有技术存在的问题，具有可移植性、可对交换单元的端口数量进行扩展的优点，用于高精度时间同步系统。【专利说明】基于IEEE 1588标准的时钟透明传输装置及方法
本专利技术属于通信
，特别涉及一种时钟校准方法，用于IEEE1588时钟同步协议标准。
技术介绍
随着通信技术的日益发展和广泛应用，网络设备对时间同步功能的需求日趋迫切。许多业务的正常运行都要求网络时钟同步，网络测量和控制系统的精密时钟同步协议标准，即IEEE 1588标准，又称精确时间协议，简称PTP，是在IEEE标准化协会的监督下制定的一种时间同步的协议，已经广泛应用于对标准以太网或其他采用多播技术的分布式总线系统中的传感器、执行器以及其他终端设备中的时钟进行亚微秒级同步。应用了 PTP协议的网络称为PTP域，通常PTP域中包括一个主钟和较多从钟，图1所示为一个PTP域。PTP协议定义了以下三种类型的基本时钟节点:1.普通时钟OC，是指时钟节点在同一个PTP域内只有一个PTP端口参与时间同步，并通过该端口从上游时钟节点同步时间，当时钟节点作为时钟源时，可以只通过一个PTP端口向下游时钟节点发布时间。2.边界时钟BC，是指时钟节点在同一个PTP域内拥有多个PTP端口参与时间同步，它通过其中一个端口从上游时钟节点同步时间，并通过其余端口向下游时钟节点发布时间；当时钟节点作为时钟源时，可以通过全部PTP端口向下游时钟节点发布时间。3.透明时钟TC，有多个PTP端口，它只在这些端口间转发PTP报文并对报文的转发延时进行校正，而不会通过任何一个端口同步时间。与BC或OC相比，这两种时钟需要与其它时钟节点保持时间同步，而TC则不与其它时钟节点保持时间同步。如图1所示，时钟B是一个边界时钟，它相对于时钟A来说是A的从时钟，但相对于时钟Dl、D2、D3、D4来说时钟B又是Dl?D4的主时钟。最高主时钟A以全球定位系统GPS为时钟源，获得GPS绝对时钟。时钟A与时钟B之间通过边界时钟模式进行时间同步，具体的，主钟A周期性地与其从钟B进行报文交换，从钟B根据交换的报文调整自己的时间，以实现与主钟A的时间同步;然后对于时钟B的下游节点，主钟B周期性地与下游四个从钟Dl、D2、D3、D4交换报文，这四个下游从钟Dl?D4根据交换的报文调整自己的时间，以实现与主钟B的时间同步，这一过程中所有的帧都会通过Cl或C2两个透明时钟，且这两个透明时钟Cl和C2会记录所有通过本节点的PTP事件帧在本节点的滞留时间，并将其写入到事件帧的对应字段。同样的，下游从钟El和下游从钟E2实现与其主钟D3时间同步，最终实现整个PTP域的时间同步。当从钟B与主钟A存在时间偏差时，时钟B的下游从钟Dl?D4与主钟B同步后，下游从钟Dl?D4的同步时间也会相应出现偏差，这种情况下，尽管时钟B会与时钟A进行同步校准以消除其时间偏差，但两者不可能达到绝对同相位，那么当PTP域中从钟较多时，每一级边界时钟BC都会累积误差，最下游的时钟数据将会不可用。在此基础上，IEEE提出了透明传输TC时钟，使得主从时钟可以透过TC直接进行同步，以此来消除透明时钟BC的累计误差。现有基于IEEE1588标准下的透明传输装置主要使用支持该功能的专用以太网MAC芯片和专用以太网PHY芯片，并且还需要CPU来辅助计算驻留时间，各芯片之间连接关系复杂、功能单一，报文交换速率不高且不便于协议升级和功能自定义，也不便于扩展端口数量。
技术实现思路
本专利技术目的在于针对上述已有模型的不足，提供一种用FPGA实现透明传输时钟的装置及方法，以在不需要专用的1588PHY芯片下，提高传输的同步精度和报文交换速率，并便于协议升级和功能自定义及端口数量扩展。本专利技术的技术方案是这样实现的:IEEE1588v2协议定义了两种透明时钟模型，分别是端到端透明时钟E2ETC和点到点透明时钟P2PTC。这两种透明时钟都能计算PTP报文在网络交换设备的时延，二者区别在于对路径延迟测量方式不同。本专利技术主要的研究对象是端到端透明时钟E2ETC。本专利技术的设计思路是:FPGA实现一个多端口的以太网交换设备，支持10/100/1000M传输速率，该设备可以不与其它时钟进行时间同步，只做频率同步。对通过本设备各个端口的PTP事件帧记录其时间戳，以此计算该帧在本设备内部的滞留时间，将所述滞留时间累加到事件帧对应的纠正域中，当事件帧到达下游从钟，从钟计算时间偏差时把纠正域考虑在内，这样就能补偿事件帧在透明时钟上的延时，使得交换设备看起来是“透明”的。根据上述思路，本专利技术的透明传输装置，包括:MAC层发送模块，用于将输出处理模块的数据封装成以太网帧，并下发到PHY层进行传递，该模块需要对PTP事件帧的纠正域字段进行修改；MAC层接收模块，用于接收PHY层传递过来的以太网帧，校验接收到的帧是否出错，并把正确接收的以太网帧提交给输入处理模块；输入处理模块，用于轮询各个MAC层接收模块的工作状态，将其中的有效数据帧缓存下来，当分组处理及队列管理模块空闲时，将所述有效数据帧提交给该模块；分组处理及队列管理模块，用于解析输入处理模块提交的数据帧，按照目的端口号将到来的以太网帧进行分组并插入到各个分组缓存队列的队尾，等待各个输出处理模块读取；输出处理模块，用于从分组处理及队列管理模块中取出一帧内容提交给MAC层发送模块，并根据源MAC地址查找该帧的源端口编号，将其提交给滞留时间处理模块；PTP解析模块，用于监视PHY层与MAC层之间传递的所有以太网帧，识别出属于PTP帧的事件类型帧并给出相应的标志信号，并将该标志信号提交给时间戳生成模块；时间戳生成模块，用于对每一个到达PTP解析模块的帧打上本地时间戳，并将PTP解析模块标志为有效的时间戳信息提交给缓存RAM模块或滞留时间处理模块；本地时钟模块，用于计算本地时间，向时间戳生成模块提供纳秒级的实时时间，并向配置模块提供修改本地时间及计时频率的接口 ；缓存RAM模块，用于按照源端口编号暂存已有的时间戳信息，等待滞留时间处理模块的读取；滞留时间处理模块，用于根据输出处理模块提交的端口号读取缓存RAM模块的接收时间戳、纠正域字段值和相对于帧头的偏移量，读取的接收时间戳结合发送时间戳生成模块提交的发送时间戳计算PTP事件帧在本节点的滞留时间，再和纠正域字段值累加得到新的纠正域字段值，并将新的纠正域字段值以及相对于帧头的偏移量提交给MAC层发送模块；配置模块，用于提供一组寄存器接口，便于用户可以配置上述各个模块的功能以及查询上述各个模块的工作状态。根据上述思路，本专利技术的透明传输方法，包括:I)将以太网帧进入本节点任意一个端口本文档来自技高网...

【技术保护点】
一种IEEE 1588下的时钟透明传输的装置，其特征在于：包括：本地时钟模块(1)，用于计算本地时间，向时间戳生成模块(8)提供纳秒级的实时时间，并向配置模块(11)提供修改本地时间及计时频率的接口；MAC层发送模块(2)，用于将输出处理模块(6)的数据封装成以太网帧，并下发到PHY层进行传递，该模块需要对PTP事件帧的纠正域字段进行修改；MAC层接收模块(3)，用于接收PHY层传递过来的以太网帧，校验接收到的帧是否出错，并把正确接收的以太网帧提交给输入处理模块(4)；输入处理模块(4)，用于轮询各个MAC层接收模块(3)的工作状态，将其中的有效数据帧缓存下来，当分组处理及队列管理模块(5)空闲时，将所述有效数据帧提交给该模块(5)；分组处理及队列管理模块(5)，用于解析输入处理模块(4)提交的数据帧，按照目的端口号将到来的以太网帧进行分组并插入到各个分组缓存队列的队尾，等待各个输出处理模块(6)读取；输出处理模块(6)，用于从分组处理及队列管理模块(5)中取出一帧内容提交给MAC层发送模块(2)，并根据源MAC地址查找该帧的源端口编号，将其提交给滞留时间处理模块(10)；PTP解析模块(7)，用于监视PHY层与MAC层之间传递的所有以太网帧，识别出属于PTP帧的事件类型帧并给出相应的标志信号，并将该标志信号提交给时间戳生成模块(8)；时间戳生成模块(8)，用于对每一个到达PTP解析模块(7)的帧打上本地时间戳，并将PTP解析模块(7)标志为有效的时间戳信息提交给缓存RAM模块(9)或滞留时间处理模块(10)；缓存RAM模块(9)，用于按照源端口编号暂存已有的时间戳信息，等待滞留时间处理模块(10)的读取；滞留时间处理模块(10)，用于根据输出处理模块(6)提交的端口号读取缓存RAM模块(9)的接收时间戳、纠正域字段值和相对于帧头的偏移量，读取的接收时间戳结合发送时间戳生成模块(8)提交的发送时间戳计算PTP事件帧在本节点的滞留时 间，再和纠正域字段值累加得到新的纠正域字段值，并将新的纠正域字段值以及相对于帧头的偏移量提交给MAC层发送模块(2)；配置模块(11)，用于提供一组寄存器接口，便于用户可以配置上述各个模块的功能以及查询上述各个模块的工作状态。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邱智亮，宋仕坤，范传辉，张之义，李兴旺，陈郝明，潘伟涛，鲍民权，
申请(专利权)人：西安电子科技大学，中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：陕西;61