多控制器的上电控制系统技术方案

多控制器的上电控制系统，涉及多个控制器的上电控制系统，解决现有多控制器系统中，易出现主控制器IO控制管脚状态的不确定性，导致总线上的数据冲突而出现大电流甚至烧毁IO端口以及现总线驱动器在上电过程中与控制器的IO供电电源形成潜通，影响上电时序的控制等问题，本发明专利技术采用检波的方法进行总线驱动器的上电状态控制，当检波电路接收不到脉冲或在指定的频率和占空比情况下连续接收到的脉冲个数少于规定值，均使总线驱动器处于高阻状态；当接收到的连续脉冲达到规定的频率、占空比和个数时，总线驱动器方解除高阻状态。采用此方法可实现多控制器间的上电状态和上电时序可靠控制，而且电路实现简单，控制方便。

【技术实现步骤摘要】
【专利摘要】多控制器的上电控制系统，涉及多个控制器的上电控制系统，解决现有多控制器系统中，易出现主控制器IO控制管脚状态的不确定性，导致总线上的数据冲突而出现大电流甚至烧毁IO端口以及现总线驱动器在上电过程中与控制器的IO供电电源形成潜通，影响上电时序的控制等问题，本专利技术采用检波的方法进行总线驱动器的上电状态控制，当检波电路接收不到脉冲或在指定的频率和占空比情况下连续接收到的脉冲个数少于规定值，均使总线驱动器处于高阻状态；当接收到的连续脉冲达到规定的频率、占空比和个数时，总线驱动器方解除高阻状态。采用此方法可实现多控制器间的上电状态和上电时序可靠控制，而且电路实现简单，控制方便。【专利说明】多控制器的上电控制系统
本专利技术涉及一种多控制器的上电控制系统，具体涉及一种应用于空间成像的多控 制器的上电控制系统。
技术介绍
为实现复杂的功能，现今的控制系统多采用多个控制器组合的方式。控制器间共 用总线，主控制器通过总线驱动器实现不同控制器间数据传输和方向控制。在系统上电的 过程中，易出现主控制器IO控制管脚状态的不确定性，导致总线上的数据冲突而出现大电 流甚至烧毁IO端口，同时，由于多数控制器IO端口内部存在保护二极管，易出现总线驱动器 在上电过程中与控制器的IO供电电源形成潜通，影响上电时序的控制。
技术实现思路
本专利技术为解决现有多控制器系统中，易出现主控制器IO控制管脚状态的不确定 性，导致总线上的数据冲突而出现大电流甚至烧毁IO端口以及现总线驱动器在上电过程中 与控制器的IO供电电源形成潜通，影响上电时序的控制等问题，提供一种多控制器的系统 上电控制系统。 多控制器的上电控制系统，包括主控制器、多个总线控制电路、多个总线驱动器和 多个从控制器;所述主控制器通过总线控制电路对总线驱动器进行控制，实现对从控制器 的通讯和数据交换;所述总线控制电路包括串联电阻R1、耦合电容C1、检测电路、反相器组 和低压偏置电路； 主控制器输入的矩形波信号经串联电阻Rl和耦合电容Cl送入检波电路，低压偏置 电路为检波电路提供偏置电平； 当检波电路未接收到脉冲信号或连续接收到的脉冲频率为f(l/T)、占空比为τ且 脉冲个数小于规定值m时;检波电路输出的信号经反相器组进行取反和驱动后输出使总线 驱动器处于高阻的电平值； 当所述检波电路接收到的连续脉冲频率为f(l/T)、占空比为τ且脉冲个数达到规 定值m时，总线驱动器解除高阻状态;所述m>l。 本专利技术的有益效果:本专利技术所述的多控制器的上电控制系统，可实现多控制总线 结构的系统上电状态可靠控制和上电时序的保证。本专利技术采用检波的方法进行总线驱动器 的上电状态控制，当检波电路接收不到脉冲或在指定的频率和占空比情况下连续接收到的 脉冲个数少于规定值，均使总线驱动器处于高阻状态；当接收到的连续脉冲达到规定的频 率、占空比和个数时，总线驱动器方解除高阻状态。采用此方法可实现多控制器间的上电状 态和上电时序可靠控制，而且电路实现简单，控制方便。【附图说明】 图1为本专利技术所述的多控制器的系统上电控制方法的结构图； 图2为本专利技术所述的多控制器的系统上电控制方法中总线控制电路的结构原理 图。【具体实施方式】【具体实施方式】 一、结合图1和图2说明本实施方式，多控制器的上电控制系统，包括 主控制器、多个总线控制电路、多个总线驱动器和多个从控制器;所述主控制器通过总线控 制电路对总线驱动器进行控制，实现对从控制器的通讯和数据交换;所述总线控制电路包 括串联电阻Rl、耦合电容CU检测电路、反相器组和低压偏置电路。 结合图2,主控制器输入的矩形波信号经串联电阻Rl和耦合电容Cl送入检波电路， 低压偏置电路为检波电路提供偏置电平；当检波电路未接收到脉冲信号或连续接收到的脉 冲频率为f(l/T)、占空比为T且脉冲个数小于规定值m时;检波电路输出的信号经反相器组 进行取反和驱动后输出使总线驱动器处于高阻的电平值;当所述检波电路接收到的连续脉 冲频率为f( 1/T)、占空比为τ且脉冲个数达到规定值m时，总线驱动器解除高阻状态;所述m> 1〇 本实施方式中，设定检波电路接收到首个脉冲对应的时刻为t，接收的连续脉冲个 数为m、频率为f(l/T)、脉冲周期为T以及占空比为τ，低压偏置电路输出电压为V BIAS，低压偏 置电路输入脉冲信号的幅度为Vm时，则满足如下关系式= Vdkde-O . l<Vm-VBIAS<Vdiode;所述 Vdlcide3为检波电路处于导通状态时内部等效二极管的压降;所述检波电路输出的电压Vct = Vbias，然后检波电路输出的电压Vct按照& xe 的规律下降；式中Rd为检波电路处 于导通状态时的等效电阻，C为检波电路内高频滤波电容的容值； 在t+Τ-τ时刻，所述检波电路输出的电压VcT(t+T-〇 >Vth，然后检波电路输出的电压 Vct按照& ：= 规律上升，R3为检波电路处于截止状态时的等效电阻；在t+T时刻，检波电路输出的电压VcT(t+T) <Vbias，然后检波电路输出的电压Vct按照 肩Xe亡的规律下降； 在?+2Τ_τ时刻检波电路输出的电压VcT(t+2T-τ) > Vth ; 在丨+21'时刻检波电路输出的电压￥(；1'〇21')<￥(；1'〇1')，按上述时刻反复循环，在每个 周期检波电路输出的电压呈现逐步下降的趋势； 直到t+(m_l)T时刻，所述检波电路输出的电压VcT(t+(m-im>VTH，然后检波电路输出 的电压Vct按照& = xg 的规律下降； 在t+mT-τ时刻，检波电路输出的电压VCT(t+mT-τ)<ν ΤΗ且在t+mT时刻，所述检波电路 输出的电压Vct (t+mT) < Vth，所述Vth为反相器组的输入门限电平。 本实施方式中，当检波电路接收不到脉冲信号或在指定的频率f和占空比r倩况下 连续接收到的脉冲个数少于规定值m(m>l)，经反相器进行取反和驱动后输出使总线驱动器 处于高阻的电平值;也就是串联电阻Rl和检波电路处于导通状态时的等效电阻Rd以及与耦 合电容Cl组成的阻容充放电电路在m个频率为f占空比为τ的信号作用下，检波电路输出的 电平Vct仍未低于反相器的门限电平V TH。 本实施方式中要求低压偏置电路的内阻R2小于检波电路处于截止状态时的等效 电阻R3的1/100,所述检波电路处于导通状态时的等效电阻Rd小于检波电路处于截止状态 时的等效电阻R3的1/100。 所述的低压偏置电路内的储能电容C3大于检波电路内的充放电等效电容C2的10 倍，输出的电压为Vct ;在未接收到检波脉冲式输出为高电平，且Vct> Vth ; 当总线驱动器在高电平状态下处于高阻，则要求反相器组内反相器的个数为偶 数；当总线驱动器在低电平状态下处于高阻，则要求反相器组内反相器的个数为奇数;式中 Vth为反相器的输入门限电平。本实施方式所述的耦合电容的容值Cl满足大于检波电路内的充放电等效电容C2 的2倍。低压偏置电路输出的电压为Vbias，在检波电路未接收到检波脉冲时输出为高电平， 且 Vbias > Vth 〇 本实施方式所述的在多本文档来自技高网...

【技术保护点】
多控制器的上电控制系统，包括主控制器、多个总线控制电路、多个总线驱动器和多个从控制器；所述主控制器通过总线控制电路对总线驱动器进行控制，实现对从控制器的通讯和数据交换；其特征是，所述总线控制电路包括串联电阻R1、耦合电容C1、检波电路、反相器组和低压偏置电路；主控制器输入的矩形波信号经串联电阻R1和耦合电容C1传送至检波电路，低压偏置电路为检波电路提供偏置电平；当检波电路未接收到脉冲信号或连续接收到的脉冲频率为f(1/T)、占空比为τ且脉冲个数小于规定值m时；检波电路输出的信号经反相器组进行取反和驱动后输出使总线驱动器处于高阻的电平值；当所述检波电路接收到的连续脉冲频率为f(1/T)、占空比为τ且脉冲个数达到规定值m时，总线驱动器解除高阻状态；所述m>1。

【技术特征摘要】

【专利技术属性】
技术研发人员：余达，刘金国，李广泽，陈佳豫，周磊，王国良，吕世良，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林;22