具有功函数金属的半导体器件制造技术

提供了具有功函数金属的半导体器件。在所述半导体器件中，第一活性区、第二活性区和第三活性区形成在基底上。第一栅电极形成在第一活性区上，第二栅电极形成在第二活性区上，第三栅电极形成在第三活性区上。第一栅电极具有第一P功函数金属层、第一覆盖层、第一阻挡金属层和第一导电层。第二栅电极具有第二覆盖层、第二N功函数金属层、第二阻挡金属层和第二导电层。第三栅电极具有第二P功函数金属层、第三覆盖层、第三N功函数金属层和第三阻挡金属层。第三栅电极不具有第一导电层和第二导电层。

【技术实现步骤摘要】

专利技术构思的示例实施例涉及一种具有功函数金属的半导体器件。
技术介绍
由于需要高度集成的半导体器件，栅电极的宽度正在逐渐减小。形成在存储单元区域中的半导体器件会需要均匀的电特性，形成在逻辑区域中的半导体器件会需要高电流驱动能力。当在单个半导体芯片中形成用于实现均匀电特性的栅电极和用于实现高电流驱动能力的栅电极时，将面对多种困难。
技术实现思路
专利技术构思的示例实施例提供了一种在简化工艺的同时具有改善的电特性的半导体器件。专利技术构思的示例实施例提供了一种在简化工艺的同时具有改善的电特性的形成半导体器件的方法。专利技术构思的技术目的不限于以上公开；基于下面的描述，对本领域的技术人员而言其它目的可以变得明了。根据专利技术构思的示例实施例，一种半导体器件包括：基底，具有存储单元区域和逻辑区域；第一活性区和第二活性区，在基底上的存储单元区域中；第三活性区，在基底上的逻辑区域中；绝缘层，在基底上并被构造为覆盖第一活性区、第二活性区和第三活性区；第一栅电极，被构造为穿过绝缘层，覆盖第一活性区的侧表面并且与第一活性区交叉；第二栅电极，被构造为穿过绝缘层，覆盖第二活性区的侧表面并且与第二活性区交叉；第三栅电极，被构造为穿过绝缘层，覆盖第三活性区的侧表面，与第三活性区交叉，具有比第一栅电极和第二栅电极的宽度小的宽度并且不具有第一导电层和第二导电层。第一栅电极包括在第一活性区中的第一P功函数金属层、在第一P功函数金属层上的第一覆盖层、在第一覆盖层上的第一N功函数金属层、在第一N功函数金属层上的第一阻挡金属层以及在第一阻挡金属层上并且具有与
第一阻挡金属层的材料不同的材料的第一导电层。第二栅电极包括在第二活性区中的第二覆盖层、在第二覆盖层上的第二N功函数金属层、在第二N功函数金属层上的第二阻挡金属层以及在第二阻挡金属层上并且具有与第二阻挡金属层的材料不同的材料的第二导电层。第三栅电极包括在第三活性区中的第二P功函数金属层、在第二P功函数金属层上的第三覆盖层、在第三覆盖层上的第三N功函数金属层以及在第三N功函数金属层上的第三阻挡金属层。第一N功函数金属层、第二N功函数金属层和第三N功函数金属层可以比第一P功函数金属层和第二P功函数金属层厚。第一阻挡金属层、第二阻挡金属层和第三阻挡金属层可以比第一N功函数金属层、第二N功函数金属层和第三N功函数金属层厚。第一P功函数金属层和第二P功函数金属层可以包括氮化钛(TiN)。第一覆盖层、第二覆盖层和第三覆盖层可以包括TiN。第一N功函数金属层、第二N功函数金属层和第三N功函数金属层可以包括铝碳化钛(TiAlC)和铝钛(TiAl)中的一者。第一阻挡金属层、第二阻挡金属层和第三阻挡金属层可以包括TiN。第一导电层和第二导电层可以包括钨(W)。所述半导体器件还可以包括位于第一活性区和第一栅电极之间、第二活性区和第二栅电极之间以及第三活性区和第三栅电极之间的栅极介电层，其中，栅极介电层的上表面与第一栅电极的上表面、第二栅电极的上表面和第三栅电极的上表面位于同一水平处。第一P功函数金属层、第二覆盖层和第二P功函数金属层可以直接接触栅极介电层。第二栅电极可以不具有第一P功函数金属层和第二P功函数金属层。绝缘层的上表面、第一P功函数金属层的上表面、第二P功函数金属层的上表面、第一覆盖层的上表面、第二覆盖层的上表面、第三覆盖层的上表面、第一N功函数金属层的上表面、第二N功函数金属层的上表面、第三N功函数金属层的上表面、第一阻挡金属层的上表面、第二阻挡金属层的上表面、第三阻挡金属层的上表面、第一导电层的上表面和第二导电层的上表面可以位于同一水平处。所述半导体器件还可以包括：第一源极/漏极，在第一活性区上并且具有
邻近于第一栅电极的外侧壁的上部，所述上部的上表面处于比第一栅电极的下表面高的水平；第二源极/漏极，在第二活性区上并且具有邻近于第二栅电极的外侧壁的上部，所述上部的上表面处于比第二栅电极的下表面高的水平；第三源极/漏极，在第三活性区上并且具有邻近于第三栅电极的外侧壁的上部，所述上部的上表面处于比第三栅电极的下表面高的水平，其中，第二源极/漏极的上部的上表面位于与第一源极/漏极的上部的上表面和第三源极/漏极的上部的上表面不同的水平处。第二源极/漏极的上部的上表面可以位于比第一源极/漏极的上部的上表面和第三源极/漏极的上部的上表面高的水平处。第一源极/漏极和第三源极/漏极可以包括硅-锗(SiGe)。第二源极/漏极可以包括碳化硅(SiC)、硅(Si)和它们的组合中的一者。所述半导体器件还可以包括在基底上的逻辑区域中的第四活性区以及被构造为穿过绝缘层、覆盖第四活性区的侧表面并且与第四活性区交叉的第四栅电极，第四栅电极具有比第一栅电极和第二栅电极的宽度小的宽度并且不具有第一导电层和第二导电层。第四栅电极可以包括在第四活性区中的第四覆盖层、在第四覆盖层上的第四N功函数金属层以及在第四N功函数金属层上的第四阻挡金属层。第一栅电极可以包括围绕第一导电层的侧表面和底表面的第一阻挡金属层、围绕第一阻挡金属层的侧表面和底表面的第一N功函数金属层、围绕第一N功函数金属层的侧表面和底表面的第一覆盖层以及围绕第一覆盖层的侧表面和底表面的第一P功函数金属层。第二栅电极可以包括围绕第二导电层的侧表面和底表面的第二阻挡金属层、围绕第二阻挡金属层的侧表面和底表面的第二N功函数金属层以及围绕第二N功函数金属层的侧表面和底表面的第二覆盖层。第三栅电极可以包括围绕第三阻挡金属层的侧表面和底表面的第三N功函数金属层、围绕第三N功函数金属层的侧表面和底表面的第三覆盖层以及围绕第三覆盖层的侧表面和底表面的第二P功函数金属层。根据专利技术构思的示例实施例，一种半导体器件包括：基底，具有存储单元区域和逻辑区域；第一活性区，在基底上的存储单元区域中；第二活性区，在基底上的逻辑区域中；绝缘层，在基底上，所述绝缘层被构造为覆盖第一活性区和第二活性区；第一栅电极，被构造为穿过绝缘层、覆盖第一活性区的侧表面并且与第一活性区交叉；第二栅电极，被构造为穿过绝缘层、覆盖
第二活性区的侧表面并且与第二活性区交叉，所述第二栅电极具有比第一栅电极的宽度小的宽度并且不具有第一导电层。所述第一栅电极包括在第一活性区中的第一功函数金属层、在第一功函数金属层上的第一阻挡金属层和在第一阻挡金属层上的导电层，所述导电层具有与第一阻挡金属层的材料不同的材料。所述第二栅电极包括在第二活性区中的第二功函数金属层和在第二功函数金属层上的第二阻挡金属层。根据专利技术构思的示例实施例，一种半导体器件包括：基底，具有存储单元区域和逻辑区域；第一活性区和第二活性区，在基底上的存储单元区域中；第三活性区和第四活性区，在基底上的逻辑区域中；绝缘层，在基底上，所述绝缘层被构造为覆盖第一活性区至第四活性区；第一栅电极，被构造为穿过绝缘层、覆盖第一活性区的侧表面并且与第一活性区交叉；第二栅电极，被构造为穿过绝缘层、覆盖第二活性区的侧表面并且与第二活性区交叉；第三栅电极，被构造为穿过绝缘层、覆盖第三活性区的侧表面，与第三活性区交叉并且具有比第一栅电极和第二栅电极的宽度小的宽度；第四栅电极，被构造为穿过绝缘层，覆盖第四活性区的侧表面并且与第四活性区交叉，所述第四栅电极具本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括：基底，具有存储单元区域和逻辑区域；第一活性区和第二活性区，位于基底上的存储单元区域中；第三活性区，位于基底上的逻辑区域中；绝缘层，位于基底上，所述绝缘层被构造为覆盖第一活性区、第二活性区和第三活性区；第一栅电极，被构造为穿过绝缘层、覆盖第一活性区的侧表面并且与第一活性区交叉，所述第一栅电极包括，位于第一活性区中的第一P功函数金属层，位于第一P功函数金属层上的第一覆盖层，位于第一覆盖层上的第一N功函数金属层，位于第一N功函数金属层上的第一阻挡金属层，以及位于第一阻挡金属层上的第一导电层，所述第一导电层具有与第一阻挡金属层的材料不同的材料；第二栅电极，被构造为穿过绝缘层、覆盖第二活性区的侧表面并且与第二活性区交叉，所述第二栅电极包括，位于第二活性区中的第二覆盖层，位于第二覆盖层上的第二N功函数金属层，位于第二N功函数金属层上的第二阻挡金属层，以及位于第二阻挡金属层上的第二导电层，所述第二导电层具有与第二阻挡金属层的材料不同的材料；以及第三栅电极，被构造为穿过绝缘层、覆盖第三活性区的侧表面并且与第三活性区交叉，所述第三栅电极具有比第一栅电极和第二栅电极的宽度小的宽度并且不具有第一导电层和第二导电层，所述第三栅电极包括，位于第三活性区中的第二P功函数金属层，位于第二P功函数金属层上的第三覆盖层，位于第三覆盖层上的第三N功函数金属层，以及位于第三N功函数金属层上的第三阻挡金属层。...

【技术特征摘要】
2015.01.29 KR 10-2015-00144181.一种半导体器件，所述半导体器件包括：基底，具有存储单元区域和逻辑区域；第一活性区和第二活性区，位于基底上的存储单元区域中；第三活性区，位于基底上的逻辑区域中；绝缘层，位于基底上，所述绝缘层被构造为覆盖第一活性区、第二活性区和第三活性区；第一栅电极，被构造为穿过绝缘层、覆盖第一活性区的侧表面并且与第一活性区交叉，所述第一栅电极包括，位于第一活性区中的第一P功函数金属层，位于第一P功函数金属层上的第一覆盖层，位于第一覆盖层上的第一N功函数金属层，位于第一N功函数金属层上的第一阻挡金属层，以及位于第一阻挡金属层上的第一导电层，所述第一导电层具有与第一阻挡金属层的材料不同的材料；第二栅电极，被构造为穿过绝缘层、覆盖第二活性区的侧表面并且与第二活性区交叉，所述第二栅电极包括，位于第二活性区中的第二覆盖层，位于第二覆盖层上的第二N功函数金属层，位于第二N功函数金属层上的第二阻挡金属层，以及位于第二阻挡金属层上的第二导电层，所述第二导电层具有与第二阻挡金属层的材料不同的材料；以及第三栅电极，被构造为穿过绝缘层、覆盖第三活性区的侧表面并且与第三活性区交叉，所述第三栅电极具有比第一栅电极和第二栅电极的宽度小的宽度并且不具有第一导电层和第二导电层，所述第三栅电极包括，位于第三活性区中的第二P功函数金属层，位于第二P功函数金属层上的第三覆盖层，位于第三覆盖层上的第三N功函数金属层，以及位于第三N功函数金属层上的第三阻挡金属层。2.如权利要求1所述的半导体器件，其中，第一N功函数金属层、第
\t二N功函数金属层和第三N功函数金属层比第一P功函数金属层和第二P功函数金属层厚。3.如权利要求1所述的半导体器件，其中，第一阻挡金属层、第二阻挡金属层和第三阻挡金属层比第一N功函数金属层、第二N功函数金属层和第三N功函数金属层厚。4.如权利要求1所述的半导体器件，其中，第一P功函数金属层和第二P功函数金属层包括TiN。5.如权利要求1所述的半导体器件，其中，第一覆盖层、第二覆盖层和第三覆盖层包括TiN。6.如权利要求1所述的半导体器件，其中，第一N功函数金属层、第二N功函数金属层和第三N功函数金属层包括TiAlC和TiAl中的一者。7.如权利要求1所述的器件，其中，第一阻挡金属层、第二阻挡金属层和第三阻挡金属层包括TiN。8.如权利要求1所述的半导体器件，其中，第一导电层和第二导电层包括W。9.如权利要求1所述的半导体器件，所述半导体器件还包括：栅极介电层，位于第一活性区和第一栅电极之间、第二活性区和第二栅电极之间以及第三活性区和第三栅电极之间，其中，栅极介电层的上表面与第一栅电极的上表面、第二栅电极的上表面和第三栅电极的上表面位于同一水平处。10.如权利要求9所述的半导体器件，其中，第一P功函数金属层、第二覆盖层和第二P功函数金属层直接接触栅极介电层。11.如权利要求1所述的半导体器件，其中，第二栅电极不具有第一P功函数金属层和第二P功函数金属层。12.如权利要求1所述的半导体器件，其中，绝缘层的上表面、第一P功函数金属层的上表面、第二P功函数金属层的上表面、第一覆盖层的上表面、第二覆盖层的上表面、第三覆盖层的上表面、第一N功函数金属层的上表面、第二N功函数金属层的上表面、第三N功函数金属层的上表面、第一阻挡金属层的上表面、第二阻挡金属层的上表面、第三阻挡金属层的上表面、第一导电层的上表面和第二导电层的上表面位于同一水平处。13.如权利要求1所述的半导体器件，所述半导体器件还包括：第一源极/漏极，位于第一活性区上，所述第一源极/漏极具有与第一栅电极的外侧壁邻近的上部，所述上部的上表面处于比第一栅电极的下表面高的水平；第二源极/漏极，位于第二活性区上，所述第二源极/漏极具有与第二栅电极的外侧壁邻近的上部，所述上部的上表面处于比第二栅电极的下表面高的水平；以及第三源极/漏极，位于第三活性区上，所述第三源极/漏极具有与第三栅电极的外侧壁邻近的上部，所述上部的上表面处于比第三栅电极的下表面高的水平，其中，第二源极/漏极的上部的上表面位于与第一源极/漏极的上部的上表面和第三源极/漏极的上部的上表面不同的水平处。14.如权利要求13所述的半导体器件，其中，第二源极/漏极的上部的上表面位于比第一源极/漏极的上部的上表面和第三源极/漏极的上部的上表面高的水平处。15.如权利要求13所述的半导体器件，其中，第一源极/漏极和第三源极/漏极包括SiGe，以及第二源极/漏极包括SiC、Si和它们的组合中的一者。16.如权利要求1所述的半导体器件，所述半导体器件还包括：第四活性区，位于基底上的逻辑区域中；以及第四栅电极，被构造为穿过绝缘层，覆盖第四活性区的侧表面并且与第四活性区交叉，所述第四栅电极具有比第一栅电极和第二栅电极的宽度小的宽度并且不具有第一导电层和第二导电层，所述第四栅电极包括，位于第四活性区中的第四覆盖层，位于第四覆盖层上的第四N功函数金属层，以及位于第...

【专利技术属性】
技术研发人员：金柱然，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR