SPI总线拓扑结构制造技术

本发明专利技术涉及一种SPI总线拓扑结构，包括：一个主节点和多个从节点，每个节点包括SPI接口，所述主节点和所述多个从节点连接；还包括与所述主节点连接的信号整形及防护模块，以及与所述从节点连接的信号驱动及防护模块，所述信号整形及防护模块包括与所述主节点的SPI接口串联的匹配电阻，所述信号驱动及防护模块包括与所述从节点的SPI接口串联的匹配电阻。通过在节点间串联信号整形及防护模块、信号驱动及防护模块、串联匹配电阻，从而解决主节点的信号整形防护以及信号传输阻抗匹配连续性问题、解决从节点的信号驱动防护以及信号传输阻抗匹配连续性问题，增加SPI总线传输的抗干扰性，确保通信的安全可靠。

【技术实现步骤摘要】

本专利技术涉及SPI总线领域，尤其是设计一种SPI总线拓扑结构。
技术介绍
现有的SPI总线拓扑结构采用一个智能MASTER主节点通过互连背板连接多个非智能SLAVER从节点。多个从节点分别分配在不同的插件功能应用中，存在SPI总线分支节点多、分支节点长度不一致，从而引起信号传输的反射、传输驱动能力不够等问题，导致传输信号质量不佳通信不可靠。
技术实现思路
基于此，有必要提供一种安全可靠的SPI总线拓扑结构。一种SPI总线拓扑结构，包括：一个主节点和多个从节点，所述每个节点包括SPI接口，所述主节点和所述多个从节点连接；还包括与所述主节点连接的信号整形及防护模块，以及与所述从节点连接的信号驱动及防护模块，所述信号整形及防护模块包括与所述主节点的SPI接口串联的匹配电阻，所述信号驱动及防护模块包括与所述从节点的SPI接口串联的匹配电阻。在其中一种实施方式中，所述主节点的所述SPI接口包括：使能信号线、中断信号线、串行时钟线、主机输入数据线、主机输出数据线，所述从节点的所述SPI接口包括：使能信号线、中断信号线、串行时钟线、从机输入数据线和从机输出数据线；所述主节点的串行时钟线与所述从节点的串行时钟线连接，所述主节点的主机输入数据线与所述从节点的从机输出数据线连接，所述主节点的主机输出数据线与所述从节点的从机输入数据线连接，所述主节点的所述使能信号线与所述从节点的所述使能信号线连接，所述主节点的所述中断信号线与所述从节点的所述中断信号线连接。在其中一种实施方式中，所述信号整形及防护模块包括：分别与所述主节点的所述使能信号线、所述串行时钟线和所述主机输出数据线串联的第一电阻、第二电阻和第三电阻。在其中一种实施方式中，所述信号整形及防护模块包括：第一TVS管和第二TVS管，所述第一TVS管一端与所述主节点的所述主机输入数据线连接，另一端接地；所述第二TVS管与所述主节点的所述中断信号线连接，另一端接地。在其中一种实施方式中，所述信号整形及防护模块包括：与所述主节点的所述中断信号线串联的施密特触发器。在其中一种实施方式中，所述信号整形及防护模块还包括第四电阻，所述第四电阻一端与所述主节点的所述中断信号线连接，另一端连接电源。在其中一种实施方式中，所述信号驱动及防护模块包括：第三TVS管、第四TVS管和第五TVS管，所述第三TVS管一端与所述从节点的所述使能信号线连接，另一端接地；所述第四TVS管与所述从节点的所述时钟信号线连接，另一端接地；所述第五TVS管与所述从节点的所述从机输入数据线连接，另一端接地。在其中一种实施方式中，所述信号驱动及防护模块包括：第五电阻、第六电阻和第七电阻，所述第五电阻一端与所述从节点的所述使能信号线连接，另一端连接电源；所述第六电阻一端与所述时钟信号线连接，另一端连接电源；所述第七电阻一端与所述从机输入数据线连接，另一端连接电源。在其中一种实施方式中，所述信号驱动及防护模块包括：与所述从节点的所述从机输出数据线和所述中断信号线串联的第八电阻和第九电阻。在其中一种实施方式中，所述主节点和所述多个从节点通过互连背板连接。本专利技术的SPI总线拓扑结构，通过在节点间串联信号整形及防护模块、信号驱动及防护模块、串联匹配电阻，从而解决主节点的信号整形防护以及信号传输阻抗匹配连续性问题、解决从节点的信号驱动防护以及信号传输阻抗匹配连续性问题，增加SPI总线传输的抗干扰性，确保通信的安全可靠。附图说明图1为一种实施方式的SPI总线拓扑结构结构示意图；图2为一种实施方式的SPI总线的主节点与从节点信号共用线连接示意图；图3为一种实施方式的SPI总线的主节点与从节点信号单独线连接示意图；图4为一种实施方式的信号整形及防护模块的结构示意图；图5为一种实施方式的信号驱动及防护模块的结构示意图。具体实施方式如图1所示，SPI总线拓扑结构，其特征在于，包括：一个主节点10和多个从节点20，每个节点包括SPI接口30，主节点和多个从节点连接；还包括与主节点连接的信号整形及防护模块11，以及与从节点连接的信号驱动及防护模块21。信号整形及防护模块11包括与主节点的SPI接口信号发送端串联的匹配电阻，信号驱动及防护模块21包括从节点的SPI接口信号发送端串联的匹配电阻。本专利技术的SPI总线拓扑结构，通过在节点间串联信号整形及防护模块、信号驱动及防护模块、串联匹配电阻，从而解决主节点的信号整形防护以及信号传输阻抗匹配连续性问题、解决从节点的信号驱动防护以及信号传输阻抗匹配连续性问题，增加SPI总线传输的抗干扰性，确保通信的安全可靠。具体的，主节点和多个从节点通过互连背板连接。其中，SCLK、MISO和MOSI为共用线，CS和INT为单独线。具体的，如图2和图3所示，主节点的SPI接口包括：使能信号线CS、中断信号线INT、串行时钟线SCLK、主机输入数据线MISO、主机输出数据线MOSI。从节点的SPI接口包括：使能信号线CS、中断信号线INT、串行时钟线SCLK、从机输入数据线MOSI和从机输出数据线MISO。主节点的串行时钟线SCLK与从节点的串行时钟线SCLK连接，主节点的主机输入数据线MISO与从节点的从机输出数据线MISO连接，主节点的主机输出数据线MOSI与从节点的从机输入数据线MOSI连接，主节点的使能信号线CS与从节点的使能信号线CS连接，主节点的中断信号线INT与从节点的中断信号线INT连接。在另一种实施方式中，如图4所示，信号整形及防护模块11包括：分别与主节点的使能信号线CS、串行时钟线SCLK和主机输出数据线MOSI串联的第一电阻R1、第二电阻R2和第三电阻R3。通过在信号线发送端就近进行阻抗匹配解决信号的反射问题。其中，第一电阻R1、第二电阻R2和第三电阻R3为22欧姆匹配电阻。信号整形及防护模块还包括：分别与主节点的主机输入数据线MISO和中断信号线并联的第一TVS管T1和第二TVS管T2。采用TVS管能够抑制信号过限尖峰，防止信号电平过压或欠压状态。信号整形及防护模块还包括：与主节点的中断信号线INT串联的施密特触发器S1。采用施密特触发器件能够消除信号边沿上下抖动毛刺，对信号进行边沿整形，从而解决抖动引起的中断误触发问题。在另一种实施方式中，信号整形及防护模块还包括：第四电阻R4，第四电阻R4一端与主节点的中断信号线INT连接，另一端连接电源，第四电阻R4为上拉电阻，通本文档来自技高网...

【技术保护点】
一种SPI总线拓扑结构，其特征在于，包括：一个主节点和多个从节点，所述每个节点包括SPI接口，所述主节点和所述多个从节点连接；还包括与所述主节点连接的信号整形及防护模块，以及与所述从节点连接的信号驱动及防护模块，所述信号整形及防护模块包括与所述主节点的SPI接口串联的匹配电阻，所述信号驱动及防护模块包括与所述从节点的SPI接口串联的匹配电阻。

【技术特征摘要】
1.一种SPI总线拓扑结构，其特征在于，包括：一个主节点和多个从节点，
所述每个节点包括SPI接口，所述主节点和所述多个从节点连接；还包括与所
述主节点连接的信号整形及防护模块，以及与所述从节点连接的信号驱动及防
护模块，所述信号整形及防护模块包括与所述主节点的SPI接口串联的匹配电
阻，所述信号驱动及防护模块包括与所述从节点的SPI接口串联的匹配电阻。
2.根据权利要求1所述的SPI总线拓扑结构，其特征在于，所述主节点的
所述SPI接口包括：使能信号线、中断信号线、串行时钟线、主机输入数据线、
主机输出数据线，所述从节点的所述SPI接口包括：使能信号线、中断信号线、
串行时钟线、从机输入数据线和从机输出数据线；
所述主节点的串行时钟线与所述从节点的串行时钟线连接，所述主节点的
主机输入数据线与所述从节点的从机输出数据线连接，所述主节点的主机输出
数据线与所述从节点的从机输入数据线连接，所述主节点的所述使能信号线与
所述从节点的所述使能信号线连接，所述主节点的所述中断信号线与所述从节
点的所述中断信号线连接。
3.根据权利要求2所述的SPI总线拓扑结构，其特征在于，所述信号整形
及防护模块包括：分别与所述主节点的所述使能信号线、所述串行时钟线和所
述主机输出数据线串联的第一电阻、第二电阻和第三电阻。
4.根据权利要求2所述的SPI总线拓扑结构，其特征在于，所述信号整形
及防护模块包括：第一TVS管和第二TVS管，所述第一TVS管一端与所述主
节点的所述主机输入数据线连接，另一端接地...

【专利技术属性】
技术研发人员：罗虎，邓东红，赵红梅，龙宇平，
申请(专利权)人：华自科技股份有限公司，
类型：发明
国别省市：湖南;43