制备磁性随机存储器周边导电通路的方法技术

本发明专利技术是关于在纳米尺寸的MRAM中，制备高质量的周边导电通路(ECM，Electrical Conducting Means)的方法，具有高电导率和更好的阻止Cu电迁移。通过对扩散阻止层(DBL，Diffusion Barrier Layer)和粘附增强层(AEL，Adhesion Enhancement Layer)选择合适的材料，可以得到可靠性高的MRAM器件。为进一步减低DBL与AEL的总厚度，可以采用单层合金扩散阻止层(ADBL，Alloyed Diffusion Barrier Layer)。ADBL材料可选自Co、Ru或Cr的合金，合金的其它元素选自W、Ti、Pt、Rd、Hf、Nb、Zr、V，这些元素的含量在5％至40％之间。

【技术实现步骤摘要】

本专利技术涉及一种制备纳米尺寸高质量的磁性随机存储器周边导电通路的方法。
技术介绍
近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应的磁性随机存储器(MRAM，MagneticRandomAccessMemory)被人们认为是下一代的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为在磁电阻元件中记录信息，可以采用自旋动量转移或称自旋矩转移(STT，SpinTransferTorque)的原理，来进行写操作，此类MRAM也称为STT-MRAM。根据该方法，在磁电阻元件上施加自旋极化电流来翻转记忆层的磁化方向。此外，随着构成记忆层的磁性材料体积变小，写操作需要注入的自旋极化电流也同样变小。因此，该写方法可同时实现器件微型化和减小电流。根据磁化方向的不同，STT-MRAM细分为面内STT-MRAM(iSTT-MRAM，in-planeSTT-MRAM)，以及垂直STT-MRAM(pSTT-MRAM，perpendicularSTT-MRAM)，优选pSTT-MRAM。由于切换电流随MTJ元件尺寸的减小而降低，所以在最先进的工艺技术下，pSTT-MRAM在尺寸规模上会更具潜力。因此，周边电路随记忆单元尺寸同步缩小就尤为重要，例如通孔(VIA)连接的底部CMOS控制电路、底电极和顶电极。遗憾的是，越小的周边电路尺寸，导致更大的外部电阻Rext，不可避免地减小了隧穿磁电阻(TMR，TunnelingMagnetoresistance)，TMR＝ΔR/(RMTJ+Rext)，其中RMTJ为MTJ本身的电阻。所以理想的pSTT-MRAM，Rext要做到尽可能地小。当MRAM线宽缩至20nm或更小时，内存运行期间由于电子迁移(EM，ElectronMigration)所引起的器件失效将成为一个严峻的问题，尤其是在写操作过程中，需要比较大的自旋极化电流，来产生足够大的自旋转移矩，以改变记忆层的极化态。EM是由导体中离子的缓慢运动所引起的材料移位，其基于传导电子与发散的金属原子之间的动量转移。EM会降低MRAM芯片的可靠性，可导致连接断路或器件失效。有多种方法可防止或减少EM。例如，一种方法是在基底与相关层之间插入一层薄种子种，通常称为“胶层”。在当前的MRAM制造中，周边电流的传导方式，如VIA、底电极和顶电极，会采用TaN/Ta/Cu/Ta/TaN(或TiN/Ti/Cu/Ti/TiN)的结构，其中TaN(或TiN)002作为Cu原子扩散阻止层，以阻止其扩散至周边的SiO2电介质001，而Ta(或Ti)003则作为主导电材料Cu004的种子层或胶层，如图1所示。虽然这种方法可应用于较大线宽工艺的MRAM器件，但在线宽缩至20nm或更小时则效果不佳，此时线上需流过大电流来切换记忆层的磁化态，由于需要一定厚度(大于5nm)的Ta(或Ti)种子层，从而Cu厚度可选择的余地就比较小。因此通常期望在TaN与Cu之间有一层极薄的种子层，来为主导电材料Cu预留出更大的厚度空间，从而使MRAM器件的周边电流导路具有更低的电阻和更少的EM。
技术实现思路
本专利技术是关于在纳米尺寸的MRAM中，制备高质量的周边导电通路(ECM，ElectricalConductingMeans)的方法，具有高电导率和更好的阻止Cu电迁移。通过对扩散阻止层(DBL，DiffusionBarrierLayer)和粘附增强层(AEL，AdhesionEnhancementLayer)选择合适的材料，可以得到可靠性高的MRAM器件。为进一步减低DBL与AEL的总厚度，可以采用单层合金扩散阻止层(ADBL，AlloyedDiffusionBarrierLayer)。ADBL材料可选自Co、Ru或Cr的合金，合金的其它元素选自W、Ti、Pt、Rd、Hf、Nb、Zr、V，这些元素的含量在5％至40％之间。传统半导体工艺中，MRAM核心器件的制备是在其CMOS控制电路形成之后。首先，形成VIA来连接底部CMOS电路，然后形成底电极(BE，BottomElectrode)、磁记忆单元(MMU，MagneticMemoryUnit)和顶电极(TE，TopElectrode)，以及所有的周边导路，该导路以Cu为主导电通道，并由DBL/AEL双层将之包围。以下的详细描述在本质上仅仅是说明性的，不限于本主题的实施例，或此类实施例的应用和使用。本文中描述的任何方案，仅是示例性的，不必理解为优于或益于其它方案。并且，不局限于现有
、背景、小结或以下详细描述中的任何明示或暗示的理论。附图说明图1是当前现有技术中的MRAM器件的导电通道设置，具有VIA及TaN/Ta/Cu/Ta/TaN结构；图2A是SiO2电介质覆盖底部MRAM器件控制电路(未示出)；图2B是SiO2电介质中开VIA；图2C是形成包围SiO2电介质中VIA孔壁的DBL；图2D是在SiO2电介质中包围VIA孔壁的DBL表面形成AEL；图2E是可选的VIA结构，去除了底部的DBL和AEL；图2F是VIA通过电镀在VIA中填充Cu，来作为主导电通路；图2G是在VIA顶部表面沉积BE，其具有DBL/AEL/Cu/AEL/DBL薄膜堆叠结构；图2H是通过光刻和刻蚀形成BE图案；图2I是可选的BE结构，暴露出的BE的开放边缘用DBL/AEL进行覆盖；图2J是在BE被刻蚀掉的区域中填充SiO2电介质，再通过CMP平坦化顶部表面；图2K是在BE表面顶部沉积MTJ薄膜堆叠；图2L是MTJ图案化，刻蚀形成独立的记忆单元，其暴露的边缘用SiN钝化层保护；图2M是在MTJ被刻蚀掉的区域中填充SiO2电介质，再通过CMP平坦化顶部表面；图2N是在MTJ堆叠顶部形成TE，其结构为DBL/AEL/Cu/AEL/DBL；图2O是可选的MTJ单元结构，其BE边缘用DBL/AEL进行保护，并且VIA底部的DBL/AEL被去除；图2P是形成包围SiO2电介质中VIA孔壁的ADBL；图2Q是在VIA顶部表面沉积BE，其结构为ADBL/Cu/ADBL；图2R是在MTJ堆叠顶部形成TE，其结构为ADBL/Cu/ADBL。具体实施方式最近有研究表本文档来自技高网...

【技术保护点】
一种制备磁性随机存储器导电通路的方法，其特征在于，设置所述导电通路中包括：扩散阻止层；粘附增强层；以及被所述扩散阻止层和所述粘附增强层包围的Cu主导电通道。

【技术特征摘要】
2015.06.26 US 14/7527231.一种制备磁性随机存储器导电通路的方法，其特征在于，设置所述导电通路
中包括：
扩散阻止层；
粘附增强层；以及
被所述扩散阻止层和所述粘附增强层包围的Cu主导电通道。
2.如权利要求1所述的方法，其特征在于，所述扩散阻止层包括金属氮化物，
所述金属氮化物的厚度≤6nm，通过化学气相沉积、原子层沉积或物理气相
沉积形成。
3.如权利要求1所述的方法，其特征在于，所述粘附增强层包括纯净的材料A
或其与材料B形成的A1-xBx合金，A选自Co、Ru、Cr，B选自W、Pt、Rd、
Ta、Ti、Hf、Ag、Nb、Zr、V、Si，x的范围是5％～40％，由不含氧的A或
B原材料通过原子层沉积、化学气相沉积或物理气相沉积形成，所述粘附增
强层的厚度≤6nm。
4.如权利要求1所述的方法，其特征在于，所述Cu主导电通道包括通过电化
学镀层、物理气相沉积或化学气相沉积所形成的纯Cu。
5.如权利要求1所述的方法，其特征在于，所述导电通路还包括：
电连接底部器件控制电路的通孔；
所述通孔顶部的底电极；
所述底电极上方的顶电极；以及
设置在所述底电极和所述顶电极之间的磁性随机存储器器件的磁性记忆单
元。
6.如权利要求5所述的方法，其特征在于，所述通孔的制备包括：
形成扩散阻止层一，所述扩散阻止层一将所述通孔的侧壁与周围的SiO2电
介质分隔开；
形成粘附增强层一，所述粘附增强层一覆盖所述扩散阻止层一；
形成Cu种子层，所述Cu种子层覆盖所述粘附增强层一；以及
在所述通孔中形成所述Cu主导电通道一。
7.如权利要求5所述的方法，其特征在于，所述底电极的制备包括：
在所述通孔顶部形成扩散阻止层二；
在所述扩散阻止层二顶部形成粘附增强层二；
在所述粘附增强层二顶部形成Cu主导电通道二；
在所述Cu主导电通道二顶部形成第二粘附增强层二；
在所述第二粘附增强层二顶部形成第二扩散阻止层二；
采用光刻和刻蚀形成所述底电极的图案；
化学气相沉积SiO2电介质覆盖已图案化的底电极；以及
化学机械研磨以平坦化底电极顶部表面。
8.如权利要求5所述的方法，其特征在于，所述磁记忆单元包括：
设置在所述底电极上的磁性记忆层，其具有可变的磁化强度方向；
设置在所述顶电极下的磁性参考层，其具有固定的磁化强度方向；以及
隧道势垒层，其设置于所述磁性记忆层和所述磁性参考层之间。
9.如权利要求5所述的方法，其特征在于，所述磁记忆单元包括：
设置在所述底电极上的磁性参考层，其具有固定的磁化强度方向；
设置在所述顶电极下的磁性记忆层，其具有可变的磁化强度方向；以及
隧道势垒层，其设置于所述磁性记忆层和所述磁性参考层之间。
10.如权利要求5所述的方法，其特征在于，所述磁记忆单元的制备包括：
高真空溅射清洁已化学机械研磨的底电极顶部表面；
依次物理气相沉积种子层、所述磁记忆单元和...

【专利技术属性】
技术研发人员：肖荣福，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31