一种存储器装置及其制造方法制造方法及图纸

本发明专利技术公开了一种存储器装置及其制造方法，存储器装置具有各种黏合层厚度的受覆盖接垫结构，存储器装置制造方法包含形成底黏合层在一穿孔中，穿孔是形成在隔离层中；形成一底导电塞在底黏合层中；形成一顶黏合层在底黏合层及底导电塞上；形成一顶导电塞在顶黏合层中；其中，底及顶黏合层的厚度可互不相同。

【技术实现步骤摘要】

本专利技术是有关于一种金属氧化物存储器装置及此种装置的制造方法。
技术介绍
电阻式随机存取存储器(Resistiverandomaccessmemory，RRAM)是一种非易失性存储器，其优点为存储单元尺寸小、延展性(scalability)佳、超快(ultrafast)运作、低耗能运作、高续航性、良好储存性、高开/关比率、及COMS兼容性。RRAM的其中一种包含多个金属氧化层，可通过应用适于集成电路的电性脉冲位阶，而改变这些金属氧化层的电阻值于两个或多个稳定电阻值范围之间，而电阻值可以随机存取而被读取或写入以表示所储存的数据。RRAM存储器可包含金属氧化存储器元件，其位于第一及第二电极之间的电流路径之中。此些电极可为存取装置的端点，及/或可被耦接以接收如位线、字线、或源极线的存取线。存取线可连接至电路以执行各种运作，如SET及RESET运作，此些运作可以改变存储器元件的状态，以储存数据。在形成RRAM存储器单元的先前方法中，中间层导体102的顶表面包含黏合层106垫(liner)及导电塞109，位于隔离层104中的穿孔之中，此中间层导体102的顶表面是被氧化。此氧化工艺产生的结构是绘示于图1A中，对应的TEM影像为图1B。当中间层导体102的顶表面被氧化时，导电塞及垫的顶部是被氧化，导致塞110的区域被氧化及黏合层112的区域被氧化。在氧化工艺后，顶电极114是形成在至少金属氧化存储器材料之上，以形成存储器单元。由于黏合层106的厚度及/或材料，要完全氧化导电塞109及黏合层106是有困难的。举例来说，要氧化在钨塞中的厚TiN黏合层，是有困难的。在单一存储单元中及存储单元至存储单元之间所存在的黏合层的部分及非均匀氧化物，导致装置的非均匀运作，造成大型阵列装置的良率损失。避免黏合层氧化物不定性(uncertainty)，先前技术包含使用回蚀刻(etchingback)工艺以移除位于中间导体顶表面的一部分黏合层材料，如TiN。图1C绘示执行回蚀刻工艺后的装置的TEM影像。由于中间层导体的氧化部分缺少黏合层，故可移除黏合层的不定性。然而，回蚀刻工艺可能产生导电塞109的锐利且粗糙的边缘，如图1D的TEM影像所示，造成较大的运作状况变异。再者，对于使用等离子体氧化方法的装置，如图1E的TEM影像所示，表面上的氧化钨及TiN膜是薄的，而TiN/W表面面积对于尾端分布而言是很重要的因素。并且，在形成RRAM存储器单元的先前方法中，内部形成有单一导电塞的穿孔的尺寸比(aspectratio)(深度除以直径)是很高的，例如超过1.5。高尺寸比导致在沉积过程中有孔隙(void)形成在导电塞之中。导电塞中的孔隙也称为缝隙(seam)。在装置中，每个塞中的孔隙形成尺寸与形式是不一致的。在CMP工艺，孔隙可出现在形成存储器元件的导电塞的顶氧化部分。这是不被期待的，因为存储器元件的氧化膜会不平整，且包覆性不佳。导电塞109及部分氧化塞110中的孔隙可见于图1C，在TEM影像中央标示为浅色。导电塞及存储器元件中的孔隙的生成及不一致性，导致装置中存储器单元有不一致的电性特性。与导电塞的孔隙有关的问题也可称为「缝隙问题」。因此，需要提出存储器单元及制造方法，其中，黏合层材料对导电塞的氧化比率小，以免除回蚀刻工艺的缺点。
技术实现思路
有鉴于此，一种金属氧化物(钨-氧)存储器层的存储器装置及制造方法是在本发明中被说明。存储器装置的一例包含顶电极及底电极，而存储器元件位于其间并电性耦接至顶电极及底电极。在范例性实施例中，存储器装置包含：底电极，是多元件中间层导体的形式；存储器层，位于中间层导体上，中间层导体包含金属氧化物；及顶电极，位于金属氧化物上。多元件中间层导体包含顶及底部分。顶及底部分各包含位于一黏合层内部的一导电塞。黏合层对齐(lining)一穿孔并包含侧壁部分及底部分。上部分的顶黏合层与下部分的底黏合层可具有不同的侧壁厚度。存储器层可包含金属氧化层。存储器装置的制造方法的一例是实现如下。底黏合层是形成在穿孔中并对齐穿孔的底部分，穿孔是形成在隔离层中。举例来说，底黏合层可为TiN。底导电塞例如是钨塞，是使用CVD而被沉积在底黏合层中。底导电塞及底黏合层接着被凹陷(recess)而低于隔离层的顶表面。或者，额外的隔离层可以利用新的穿孔而被沉积，以对齐导电塞及底黏合层，而导致与先前所述的凹陷工艺有相仿的架构。顶黏合层是形成在穿孔的上部分并对齐穿孔的上部分。在此例中，顶黏合层也包含TiN。由于有顶黏合层形成于其中的穿孔是对齐于底黏合层及底导电塞，故顶黏合层是沉积在底导电塞及底黏合层上。顶导电塞例如是钨塞，是使用CVD而被沉积在顶黏合层中。底及顶黏合层的厚度可相互不同。在一例中，顶黏合层可薄于底黏合层。不同厚度的优点为黏合层对导电塞有较低的表面面积比率，且其优点在于有较均匀装置，因为由黏合层氧化所造成的不定性较低。再者，相较于相同穿孔中的单一导电塞，中间层导体的此两导电塞各具有较低的尺寸比，因此相较于在穿孔中形成单一导电塞的作法，在沉积此种导电塞时形成孔隙的可能性是显着地降低。因此，由于以此方法所产生的中间层导体并不包含「缝隙」(孔隙)，故此技术可称为「无缝隙」并作为上述「缝隙问题」的解决方案。中间层导体之上及下部分的形成步骤，是接续在形成存储器层在中间层导体(特别是顶电导塞)的电极表面上的步骤之后。举例来说，快速热氧化(rapidthermaloxidation)可用于从导电塞的金属产生金属氧化层。在此例中，导电塞的金属为钨，故金属氧化物为钨氧化物(tungstenoxide，WOx)。在氧化过程，黏合层的材料也会被氧化。此材料较硬以确保有完整的氧化，故较佳地中间层导体的顶表面可具有黏合层面积对顶导电塞面积的低比率。因此在实施例中，相较于底黏合层，较佳地顶黏合层可具有较薄的侧壁部分，使得黏合层表面对于中间层导体顶部的顶导电塞表面的比率是低的。在形成存储器层后，顶电极材料是沉积在存储器层上。存储器装置的制造方法可更包含形成读取运作及写入运作(如SET及RESET运作)的处理电路。本专利技术的结构及方法将细详揭露如下。本专利技术其他方面与优点可参照图示、细部说明、及后面的权利要求范围。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式作详细说明，其中：图1A绘示具有单一黏合层的存储器单元的示本文档来自技高网...

【技术保护点】
一种存储器装置，包括：一顶电极；一金属氧化层，接触该顶电极；一中间层导体，具有一电极表面，接触该金属氧化层；其中该中间层导体包含一上部及一下部，该上部包含该电极表面；其中该下部包含一第一导电垫(1iner)及一第一导电塞(plug)，该第一导电塞位于该第一导电垫中，且该上部包含一第二导电垫及一第二导电塞，该第二导电塞位于该第二导电垫中；及其中该第二导电垫包含多个侧壁部分，该第二导电垫的这些侧壁部分的一厚度不同于第一导电垫的多个侧壁部分的一厚度。

【技术特征摘要】
2015.01.23 US 62/106,745;2015.06.25 US 14/750,8011.一种存储器装置，包括：
一顶电极；
一金属氧化层，接触该顶电极；
一中间层导体，具有一电极表面，接触该金属氧化层；
其中该中间层导体包含一上部及一下部，该上部包含该电极表面；
其中该下部包含一第一导电垫(1iner)及一第一导电塞(plug)，该第一导电塞位于该
第一导电垫中，且该上部包含一第二导电垫及一第二导电塞，该第二导电塞位于该第二导
电垫中；及
其中该第二导电垫包含多个侧壁部分，该第二导电垫的这些侧壁部分的一厚度不同于
第一导电垫的多个侧壁部分的一厚度。
2.根据权利要求1所述的存储器装置，其中该第一导电垫及该第二导电垫具有不同的
材料成份。
3.根据权利要求1所述的存储器装置，其中该第一导电垫的这些侧壁部分的该厚度大
于该第二导电垫的这些侧壁部分的该厚度。
4.根据权利要求1所述的存储器装置，其中该金属氧化层的特征为具有一可编程电阻
值。
5.根据权利要求1所述的存储器装置，其中该中间层导体的该电极表面包含该第二导
电塞的一顶表面，该顶表面主要由一金属组成，且该金属氧化层包含该金属的一氧化物。
6.根据权利要求1所述的存储器装置，其中该第二导电垫覆盖该第一导电塞及该第一
导电垫。
7.一种存储器单元的制造方法，包括：
形成穿过一...

【专利技术属性】
技术研发人员：林昱佑，李峰旻，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71