一种自稳定型有源电感振荡器制造技术

本发明专利技术公开了一种自稳定型有源电感振荡器，它基于传统的有源电感振荡器在稳定性方面进行一定的改进，以克服有源电感在PVT(Process Voltage Temperature)改变下电感值变化剧烈，频率漂移大，取值范围低的问题。该振荡器包括N个恒定跨导产生电路、N个有源差分电感电路、稳压源电路、电感阵列控制电路和缓冲电路；每个恒定跨导产生电路均连接一有源差分电感电路；N个有源差分电感电路均由稳压源电路供电，并分别连接电感阵列控制电路和缓冲电路；本发明专利技术利用恒定跨导产生电路在有源电感中产生恒定的跨导，从而使电感值在不同的条件下更加精确和稳定，而电感阵列的选取使得电感有更宽的工作范围。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种自稳定型有源电感振荡器，它基于传统的有源电感振荡器在稳定性方面进行一定的改进，以克服有源电感在PVT(Process Voltage Temperature)改变下电感值变化剧烈，频率漂移大，取值范围低的问题。该振荡器包括N个恒定跨导产生电路、N个有源差分电感电路、稳压源电路、电感阵列控制电路和缓冲电路；每个恒定跨导产生电路均连接一有源差分电感电路；N个有源差分电感电路均由稳压源电路供电，并分别连接电感阵列控制电路和缓冲电路；本专利技术利用恒定跨导产生电路在有源电感中产生恒定的跨导，从而使电感值在不同的条件下更加精确和稳定，而电感阵列的选取使得电感有更宽的工作范围。【专利说明】一种自稳定型有源电感振荡器
本专利技术涉及恒定跨导调制方法和有源电感的结合，从而较大程度上精确调制电感值和提高电感的稳定性，避免了传统有源电感值中电阻成分的出现。
技术介绍
无源电感体积大和Q值不高的特性，使其不便于集成化和小型化。所以人们研制采用有源器件构成的等效电感，希望能代替无源电感和满足集成电路的需要。单端有源电感的非对称性和局限性使其应用不如差分有源电感。传统的差分有源电感具有对称性、高Q值、可调谐Q值和电感值的优点，但是和无源电感相比，线性度较低和不稳定性影响了它在集成电路中的使用。所以改进电感的稳定性和提高电感值的精确度对有源电感的使用具有重要的意义。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种自稳定型有源电感振荡器，通过变换电感值的构成参数使其更加稳定可靠，而且能在更大的频率范围内工作。本专利技术的目的是通过以下技术方案来实现的:一种自稳定型有源电感振荡器，包括N个恒定跨导产生电路、N个有源差分电感电路、稳压源电路、电感阵列控制电路和缓冲电路;每个恒定跨导产生电路均连接一有源差分电感电路;N个有源差分电感电路均由稳压源电路供电，并分别连接电感阵列控制电路和缓冲电路；所述恒定跨导产生电路包括电阻电路，PMOS管M1、M2，NM0S管M3、M4，电容Cl，运算放大器Al，所述NMOS管M3的漏极和栅极、PMOS管Ml的漏极、NMOS管M4的栅极相连后接运算放大器Al的负输入端;NMOS管M4的漏极和PMOS管M2的漏极相连后接运算放大器Al的正输入端;NMOS管M3的源极接地；电阻电路一端接NMOS管M4的源极，另一端接地;PMOS管Ml、M2的源极和电容Cl的一端均接电源，PMOS管Ml、M2的栅极和电容Cl的另一端相连后接运算放大器Al的输出端；所述有源差分电感电路包括第一负阻电路，第二负阻电路，？103管15、16、19、110，匪05管17、]?8、]\111、]\112、]\115、]\116，所述?]\105管15、]\16、]\19、]\110的栅极均接运算放大器41的输出端;匪OS管M7的栅极，PMOS管M9和NMOS管Ml I的漏极，第二负阻电路的一端相连;匪OS管M8的栅极，？]?03管祖0和匪03管祖2的漏极，第二负阻电路的另一端相连;？]\?)3管15、]\16、]\19、]\110的源极均接稳压源电路的输出端;匪OS管M7、M8的源极相连后接匪OS管M15的漏极，匪OS管111、112的源极相连后接匪03管肌6的漏极115的栅极和肌6的栅极相连后作为有源差分电感电路的输入端;Ml 5和Ml 6的源极均接地;PMOS管M5的漏极、NMOS管M7的漏极、第一负阻电路的一端和NMOS管M12的栅极相连后接缓冲电路的第一输入端;PMOS管M6的漏极、NMOS管M8的漏极、第一负阻电路的另一端和NMOS管Mll的栅极相连后接缓冲电路的第二输入端；所述电感阵列控制电路包括N个并联的控制支路，PMOS管M18、M19，电阻R4，电流源11；每个控制支路包括第一PMOS管M20、第二PMOS管M21、第三PMOS管M22、NMOS管M23，M20的漏极接M21的源极，M21的漏极接M22的源极，M23的漏极和栅极、M22的漏极相连后作为该控制支路的输出端;N个控制支路的第一 PMOS管M20的源极、PMOS管M18的源极均接电源;N个控制支路的第一 PMOS管M20的栅极、M18的栅极、电阻R4的一端、M19的漏极相连，M18的漏极接Ml 9的源极;N个控制支路的第二PMOS管M21的栅极、Ml 9的栅极、电阻R4的另一端、电流源11的一端相连;电流源11的另一端接地;N个控制支路的第三PMOS管M22的栅极均接控制信号；电感阵列控制电路的N个输出端分别接N个有源差分电感电路的输入端。进一步地，所述电阻电路包括NMOS管M13、M14、电容C2，NM0S管M13的源极、M14的漏极和电容C2的一端连接;NMOS管M13的栅极接第一频率发生器，M14的栅极接第二频率发生器，第一频率发生器和第二频率发生器反相;NMOS管M14的源极和电容C2的另一端接地；NMOS管Ml 3的漏极接NMOS管M4的源极。进一步地，所述稳压源电路包括运算放大器A2、缓冲电路B1、PM0S管M17、电阻Rl-R3和电容C3;所述运算放大器A2的负输入端输入参考电压，运算放大器A2的正输入端、电阻Rl的一端和电阻R2的一端相连，电阻Rl的另一端、电阻R3的另一端和PMOS管M17的漏极相连后作为稳压源电路的输出端，电阻R3的另一端与电容C3的一端相连，电容C3的另一端和电阻R2的另一端均接地，PMOS管M17的源极接电源，运算放大器A2的输出端接缓冲电路BI的输入端，缓冲电路BI的输出端接PMOS管Ml 7的栅极。所述缓冲电路BI将Ml 7栅极的一个低频极点移到高处，使低频处只有输出端一个极点，从而对稳压源进行频率补偿。本专利技术的有益效果是:本专利技术自稳定型有源电感振荡器克服了现有技术中工艺温度电压对有源电感值干扰使其不稳定的问题，即同时利用恒定跨导产生电路和有源差分电感电路产生稳定的电感，稳压源电路使得电感对电源的敏感度更低。电感阵列控制电路选取不同的电感值组合，使振荡器得到不同的工作频率，而且缓冲电路稳定输出从而提高振荡器的稳定性。【附图说明】图1为本专利技术自稳定型有源电感振荡器系统框图；图2为恒定跨导产生电路；图3为单个有源差分电感电路；图4为电感阵列控制电路；图5为稳压源电路；图6为电阻电路。【具体实施方式】下面结合附图和具体实施例对本专利技术作进一步详细说明。如图1所示，本专利技术提供的一种自稳定型有源电感振荡器，包括N个恒定跨导产生电路、N个有源差分电感电路、稳压源电路、电感阵列控制电路和缓冲电路;每个恒定跨导产生电路均连接一有源差分电感电路;N个有源差分电感电路均由稳压源电路供电，并分别连接电感阵列控制电路和缓冲电路。如图2所示，所述恒定跨导产生电路包括电阻电路1，PM0S管M1、M2，NM0S管M3、M4，电容Cl，运算放大器Al，所述NMOS管M3的漏极和栅极、PMOS管Ml的漏极、匪OS管M4的栅极相连后接运算放大器Al的负输入端;NMOS管M4的漏极和PMOS管M2的漏极相连后接运算放大器Al的正输入端;NMOS管M3的源极接地；电阻电路I一端接NMOS管M4的源极，另一端接地;PMOS管Ml、M2的源极和电容Cl的一端均接电源，PMOS管M1、M2的栅极和电容Cl的另一端相连本文档来自技高网...

【技术保护点】
一种自稳定型有源电感振荡器，其特征在于，包括N个恒定跨导产生电路、N个有源差分电感电路、稳压源电路、电感阵列控制电路和缓冲电路；每个恒定跨导产生电路均连接一有源差分电感电路；N个有源差分电感电路均由稳压源电路供电，并分别连接电感阵列控制电路和缓冲电路；所述恒定跨导产生电路包括电阻电路，PMOS管M1、M2，NMOS管M3、M4，电容C1，运算放大器A1，所述NMOS管M3的漏极和栅极、PMOS管M1的漏极、NMOS管M4的栅极相连后接运算放大器A1的负输入端；NMOS管M4的漏极和PMOS管M2的漏极相连后接运算放大器A1的正输入端；NMOS管M3的源极接地；电阻电路一端接NMOS管M4的源极，另一端接地；PMOS管M1、M2的源极和电容C1的一端均接电源，PMOS管M1、M2的栅极和电容C1的另一端相连后接运算放大器A1的输出端；所述有源差分电感电路包括第一负阻电路，第二负阻电路，PMOS管M5、M6、M9、M10，NMOS管M7、M8、M11、M12、M15、M16，所述PMOS管M5、M6、M9、M10的栅极均接运算放大器A1的输出端；NMOS管M7的栅极，PMOS管M9和NMOS管M11的漏极，第二负阻电路的一端相连；NMOS管M8的栅极，PMOS管M10和NMOS管M12的漏极，第二负阻电路的另一端相连；PMOS管M5、M6、M9、M10的源极均接稳压源电路的输出端；NMOS管M7、M8的源极相连后接NMOS管M15的漏极，NMOS管M11、M12的源极相连后接NMOS管M16的漏极，M15的栅极和M16的栅极相连后作为有源差分电感电路的输入端；M15和M16的源极均接地；PMOS管M5的漏极、NMOS管M7的漏极、第一负阻电路的一端和NMOS管M12的栅极相连后接缓冲电路的第一输入端；PMOS管M6的漏极、NMOS管M8的漏极、第一负阻电路的另一端和NMOS管M11的栅极相连后接缓冲电路的第二输入端；所述电感阵列控制电路包括N个并联的控制支路，PMOS管M18、M19，电阻R4，电流源I1；每个控制支路包括第一PMOS管M20、第二PMOS管M21、第三PMOS管M22、NMOS管M23，M20的漏极接M21的源极，M21的漏极接M22的源极，M23的漏极和栅极、M22的漏极相连后作为该控制支路的输出端；N个控制支路的第一PMOS管M20的源极、PMOS管M18的源极均接电源；N个控制支路的第一PMOS管M20的栅极、M18的栅极、电阻R4的一端、M19的漏极相连，M18的漏极接M19的源极；N个控制支路的第二PMOS管M21的栅极、M19的栅极、电阻R4的另一端、电流源I1的一端相连；电流源I1的另一端接地；N个控制支路的第三PMOS管M22的栅极均接控制信号；电感阵列控制电路的N个输出端分别接N个有源差分电感电路的输入端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：虞小鹏，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33