在所描述的示例中，一种方法使用用于接触蚀刻掩模的光刻‑冷冻‑光刻‑蚀刻工艺来形成一种集成电路(1000)，该集成电路包括：连接到三个有源区(1002)和/或MOS栅极(1012)的细长接触件(1034)；以及连接到两个有源区(1002)和/或MOS栅极(1012)并直接连接到第一级互连件的细长接触件。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】在所描述的示例中，一种方法使用用于接触蚀刻掩模的光刻?冷冻?光刻?蚀刻工艺来形成一种集成电路(1000)，该集成电路包括：连接到三个有源区(1002)和/或MOS栅极(1012)的细长接触件(1034)；以及连接到两个有源区(1002)和/或MOS栅极(1012)并直接连接到第一级互连件的细长接触件。【专利说明】使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
本专利技术总体涉及集成电路领域，并且尤其涉及集成电路中的互连件。
技术介绍
集成电路中的接触件和第一级互连件可以通过利用光刻法定义待蚀刻的区域来形成。例如，接触件可以通过以下步骤来形成:曝光接触光敏层中的接触区，然后对接触光敏层进行显影以形成接触蚀刻掩模，随后蚀刻介电层以形成接触孔并且使用接触金属填充接触孔。类似地，可以通过曝光互连光敏层中的互连区且随后对第一级互连光敏层进行显影以形成沟槽蚀刻掩模而在接触件之上形成金属第一级互连件。可能期望使用光刻设备来曝光接触光敏层和互连光敏层，其具有大于一些接触件和/或一些第一级互连件之间的间距的空间分辨率极限，例如在具有更小空间分辨率极限的光刻设备更昂贵的一些实例中。
技术实现思路
在所描述的示例中，一种集成电路可以使用光刻-冷冻-光刻-蚀刻工艺通过在两次曝光操作中形成接触件蚀刻图案和/或通过在两次曝光操作中形成第一沟槽蚀刻图案来制造。在一种光刻-冷冻-光刻-蚀刻工艺中，通过对第一光敏层进行曝光和显影来产生第一子图案，随后对第一子图案进行处理以使其在随后的光刻工艺序列中保持完整。第二光敏层在集成电路上形成并且第二曝光和显影步骤被执行用于产生第二子图案。第一子图案与第二子图案结合起来提供蚀刻掩模。接触件蚀刻掩模被用来形成接触件，其包括细长接触件，所述细长接触件与多于一个有源区或MOS晶体管栅极连接并且不在存储单元内。第一互连沟槽蚀刻掩模被用于在所述接触件正上方形成金属第一级互连件。精确地连接到两个有源区和/或MOS栅极的细长接触件也直接连接到第一级互连件。【附图说明】图1A至图1H是根据一个示例形成的集成电路的俯视图，其以连续的制造阶段来描述。图2A至图2K是根据一个示例形成的集成电路的横截面图，其以连续的制造阶段来描述。图3A至图3H是根据一个示例形成的集成电路的横截面图，其以连续的制造阶段来描述。【具体实施方式】出于本说明书的目的，术语“接触件”指连接到集成电路中的有源区和/或金属氧化半导体(MOS)晶体管栅极(以下被称为MOS栅极)的金属元件。有源区和/或MOS栅极可以包括一层金属硅化物，使得接触件与金属硅化物层接触。MOS栅极包括在场氧化物上方的相邻栅极材料。集成电路可以使用光刻-冷冻-光刻-蚀刻工艺通过对接触蚀刻子掩模执行两次曝光和显影循环来形成。一种可选的接触硬掩模层可以被用于制造序列中。所述接触件包括细长接触件，其为连接到集成电路中的多于一个有源区或MOS栅极的接触件并且不在存储单元内。通过在接触件之上形成金属间电介质(MD)层并且使用光亥Ij-冷冻-光亥Ij-蚀刻工艺对沟槽蚀刻子掩模执行两次曝光和显影循环，可以在接触件正上方形成金属镶嵌(Damascene)第一级互连件。一种可选的沟槽硬掩模层可以被用在制造序列中。互连沟槽被蚀刻在MD层中并穿过互连沟槽硬掩模层。所述互连沟槽填充有互连材料，例如衬层金属和铜填充金属。精确地连接到两个有源区和/或MOS栅极的细长接触件也直接连接到第一级互连元件。图1A至图1H是根据一个示例形成的集成电路的俯视图，其以连续的制造阶段来描述。参考图1A，集成电路1000包括有源区1002(其不是存储单元的一部分)、反相器P型有源区1004和反相器η型有源区1006(其为互补金属氧化物半导体(CMOS)反相器的一部分)，并且可能包括双输入逻辑门P型有源区1008和双输入逻辑门η型有源区1010(其为CMOS双输入逻辑门的一部分)。集成电路1000也包括MOS栅极1012(其不是存储单元的一部分)、反相器MOS栅极1014(其为CMOS反相器的一部分并且横跨反相器P型有源区1004和反相器η型有源区1006)，并且如果存在CMOS双输入逻辑门，则包括两个双输入逻辑门MOS栅极1016(其横跨双输入逻辑门P型有源区1008和双输入逻辑门η型有源区1010) ^MD(金属前电介质)层(未示出)被形成在集成电路1000的已有顶层上方，其覆盖有源区1002、1004、1008和1010以及MOS栅极1012、1014和1016。接触硬掩模层(未示出)可以被形成在PMD层上方。该接触硬掩模层可以包括能够抵抗PMD主层的蚀刻剂的材料(例如，氮化硅、碳化硅、氧化铝和在氮氧化硅之下的无定形碳)的一个或多个子层。用于接触件的区域在集成电路1000内被定义。参考图1A，期望的接触区可以包括小型/紧凑型(compact)单节点接触区1018，其长宽比在0.8至1.0之间。长宽比是指接触区的横向维度。该接触区也可以包括细长单节点接触图案1020，其长宽比大于2。该接触区进一步包括细长接触区1022，其定义用于直接连接到多于一个有源区和/或MOS栅极的细长接触件的区域。细长接触图案1022的一些实例可以是线性的。如图1A所描述，细长接触图案1022的一些实例可以是非线性的，例如具有一个或多个弯曲部。参考图1B，第一接触蚀刻子掩模1024被形成在集成电路1000上方。为清楚起见，没有在图1B中示出图1A中描述的有源区和MOS栅极。第一接触蚀刻子掩模1024在图1B中被描述为具有阴影线图案，并且接触区1018、1020和1022被描述为无阴影线。第一接触蚀刻子掩模1024的边缘形成接触区1018、1020和1022的部分边界。第一接触蚀刻子掩模1024可以例如通过以下步骤来形成:在集成电路1000上形成底部抗反射涂层(BARC)，然后在BARC上形成第一接触光刻胶层，随后在第一接触光刻胶层上形成减阻顶层(其减小在浸润式曝光操作中的阻力)。在第一接触曝光操作中使用第一接触子图案对第一接触光刻胶层进行曝光(例如通过浸润式扫描仪光刻工具)并进行显影。已显影的第一接触光刻胶层在被称为“7令冻”的工艺中被处理以形成第一接触蚀刻子掩模1024，从而在生产第二接触蚀刻子掩模的后续工艺序列中使其保持完整。可以执行例如由Masafumi Hori等人在“Sub_40nm Half-Pitch Double Patterning with Resist Freezing Process/’Advances in ResistMaterials and Processing Technology XXV?Proc.0f SPIE Vol.6923，69230Η，2008中所描述的冷冻步骤。用于处理已显影的第一接触光刻胶层以使其在形成第二接触蚀刻子掩模的过程中保持完整的其他工艺也在当前示例的范围内。参考图1C，第二接触蚀刻子掩模1026被形成在集成电路1000上方，因此第一接触蚀刻子掩模1024与第二接触蚀刻子掩模1026结合形成接触蚀刻掩模，其暴露出位于接触区1018、1020和1022中的集成电路1000的顶表面。接触区1018、1020和1022的边界由第一接触蚀刻子掩模1024和第二接触蚀刻子掩本文档来自技高网...
【技术保护点】
一种形成集成电路的方法，包括：在衬底的顶表面处形成场氧化物的元件，使得所述场氧化物之间的所述衬底的区域是有源区；在所述衬底上方形成金属氧化物半导体晶体管栅极即MOS晶体管栅极；在所述有源区和所述MOS晶体管栅极上方形成金属前介电层即PMD层，所述PMD层具有为接触件定义的接触区；通过包括以下步骤的工艺在所述PMD层上方形成接触蚀刻掩模：在所述PMD层上方形成第一接触光刻胶层；在所述第一接触光刻胶层上使用第一接触子图案执行第一接触曝光操作；对所述第一接触光刻胶层进行显影；在所述第一接触光刻胶层上执行冷冻工艺以形成所述接触蚀刻掩模的第一接触蚀刻子掩模；在所述PMD层上方形成第二接触光刻胶层；在所述第二接触光刻胶层上使用第二接触子图案执行第二接触曝光操作；对所述第二接触光刻胶层进行显影以形成所述接触蚀刻掩模的第二接触蚀刻子掩模，使得所述接触区的边界由所述第一接触蚀刻子掩模和所述第二接触蚀刻子掩模的组合边缘形成；在由所述接触区定义的区域中的所述PMD层中蚀刻多个接触孔；使用接触金属填充所述接触孔以形成多个接触件，所述多个接触件包括：双节点细长接触件，其精确地连接到两个有源区和/或MOS栅极；和多节点细长接触件，其连接到三个或更多有源区和/或MOS栅极；在所述PMD层之上形成金属间介电层即IMD层，所述IMD层具有为互连件定义的互连区；在由所述互连区定义的区域中的所述IMD层中蚀刻多个互连沟槽；使用互连金属填充所述互连沟槽以形成多个第一级互连件，使得每个所述双节点细长接触件直接连接到至少一个所述第一级互连件。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J·W·布拉奇福德，S·W·杰森，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。