用于快闪存储器的负电压开关电路制造技术

本发明专利技术提供一种用于快闪存储器的负电压开关电路。所述负电压开关电路包括外部电源开关单元、内部电源开关单元以及阱偏压开关单元，其中，所述阱偏压开关单元包括电平转换器和晶体管，所述晶体管受使能信号以及外部电源电压的影响而导通或截止，用于提供阱偏压控制。本发明专利技术所提供的用于快闪存储器的负电压开关电路包括三层负电源开关，可以通过逻辑信号传输外部和内部电源电压，在高负偏压和地电压之间快速切换。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种用于快闪存储器的负电压开关电路。所述负电压开关电路包括外部电源开关单元、内部电源开关单元以及阱偏压开关单元，其中，所述阱偏压开关单元包括电平转换器和晶体管，所述晶体管受使能信号以及外部电源电压的影响而导通或截止，用于提供阱偏压控制。本专利技术所提供的用于快闪存储器的负电压开关电路包括三层负电源开关，可以通过逻辑信号传输外部和内部电源电压，在高负偏压和地电压之间快速切换。【专利说明】用于快闪存储器的负电压开关电路
本专利技术涉及半导体
，具体而言涉及一种用于快闪存储器(flash memory)的负电压(negative voltage)开关电路(switch circuit) ο
技术介绍
快闪存储器电路需要内部和外部电源开关用于编程和擦除操作，需要字线/位线驱动器以传输高电压。但是高电压从栗体(pump block)产生，并且由外部电源支持。正偏压传输比负偏压传输更容易。因为正偏压传输通过高电压PMOS晶体管进行，所以总是阱偏压(well bias)高于或小于栗偏压，并且容易打开/关闭。然而，负偏压传输考虑P阱偏压和高电压NMOS晶体管。如果P阱偏压高于负偏压，偏压条件不接受，所以总是控制P阱偏压低于负偏压。用于快闪存储器的常规开关电路通常包括外部和内部开关。外部和内部电源电压的传输为分离的两个路径，并且内部路径总是需要在外部使能的时候截止。反之，外部偏压不能使用直流(DC)电源，它需要在地(GND)和负偏压之间转换(交流状态，AC)，否则不能开关。这意味着常规AC和DC是分离的，并且外部电源需要AC转换。【专利技术内容】针对现有技术的不足，本专利技术一种用于快闪存储器的负电压开关电路。所述负电压开关电路包括外部电源开关单元、内部电源开关单元以及阱偏压开关单元。其中，所述阱偏压开关单元包括电平转换器(level shifter)和晶体管，所述晶体管受使能(enable)信号以及外部电源电压的影响而导通(on)或截止(off)，用于提供阱偏压控制。在本专利技术的一个实施例中，所述使能信号包括第一使能信号和第二使能信号，所述晶体管包括第四晶体管、第五晶体管和第六晶体管，所述电平转换器为第二电平转换器。其中，所述第一使能信号输入到所述第二电平转换器的第一输入端，所述第二电平转换器的第一输出端与所述第四晶体管的栅极相连；所述第二使能信号输入到所述第五晶体管的栅极；所述外部电源电压输入到所述第二电平转换器的第二输入端，所述第二电平转换器的第二输出端与所述第六晶体管的栅极相连；以及所述第五晶体管和所述第六晶体管的通道的一端彼此相连，所述第五晶体管的通道的另一端连接所述第四晶体管的通道的一端，所述第四晶体管的通道的另一端连接到所述外部电源电压，所述第六晶体管的通道的另一端连接到Vss，所述第四晶体管、所述第五晶体管和所述第六晶体管的各自的衬底相互连接到所述外部电源电压。在本专利技术的一个实施例中，当所述负电压开关电路的输出为所述外部电源电压时，所述第四晶体管导通，并且所述第五晶体管和所述第六晶体管截止。在本专利技术的一个实施例中，当所述外部电源电压为地电压时，所述第四晶体管截止，并且所述第五晶体管和所述第六晶体管导通。在本专利技术的一个实施例中，所述外部电源开关单元包括第一电平转换器、第一晶体管、第二晶体管以及第三晶体管。其中，所述第一使能信号输入到所述第一电平转换器的第一输入端，所述第一电平转换器的第一输出端与所述第一晶体管的栅极相连；第四使能信号输入到所述第二晶体管的栅极；所述外部电源电压输入到所述第一电平转换器的第二输入端，所述第一电平转换器的第二输出端与所述第三晶体管的栅极相连；以及所述第二晶体管和所述第三晶体管的通道的一端彼此相连，所述第二晶体管的通道的另一端连接所述第一晶体管的通道的一端，所述第一晶体管的通道的另一端和衬底均连接到所述外部电源电压，所述第三晶体管的通道的另一端连接到Vss，所述第二晶体管和所述第三晶体管的各自的衬底相互连接到所述第五晶体管的通道的一端。在本专利技术的一个实施例中，当所述负电压开关电路的输出为所述外部电源电压时，所述第一晶体管导通，并且所述第二晶体管和所述第三晶体管截止。在本专利技术的一个实施例中，所述外部电源电压为地电压时，所述第一晶体管截止，并且所述第二晶体管和所述第三晶体管导通。 在本专利技术的一个实施例中，所述内部电源开关单元包括第三电平转换器和第七晶体管。其中，第三使能信号输入到所述第三电平转换器的第一输入端，所述第三电平转换器的第一输出端与所述第七晶体管的栅极相连；以及内部电源电压输入到所述第七晶体管的通道的一端，所述第七晶体管的通道的另一端与所述负电压开关电路的输出端相连，所述第七晶体管的衬底与所述第四晶体管的衬底相互连接。在本专利技术的一个实施例中，当所述第七晶体管导通时，所述内部电源电压被传输到所述负电压开关电路的输出。在本专利技术的一个实施例中，所述晶体管为高电压NMOS管。本专利技术所提供的用于快闪存储器的负电压开关电路包括三层负电源开关，可以通过逻辑信号传输外部和内部电源电压，在高负偏压和地电压之间快速切换。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1示出了现有的用于快闪存储器的负电压开关电路；图2示出了根据本专利技术实施例的用于快闪存储器的负电压开关电路；以及图3示出了图2的负电压开关电路的控制信号电平表。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述夕卜，本专利技术还可以具有其他实施方式。快闪存储器电路需要内部和外部电源开关用于编程和擦除操作，图1示出了现有的用于快闪存储器的负电压开关电路。如图1所示，现有的用于快闪存储器的负电压开关电路可以支持内部AC负栗电源，但是必须通过外部偏压电源开关，而不是通过内部逻辑信号，因为没有地路径(ground path)。AC栗路径需要在高外部偏压期间保护负路径。本专利技术提供一种用于快闪存储器的负电压开关电路，它包括DC外部、阱偏压开关和内部偏压开关部分。阱偏压块从外部高负偏压保护地路径。因此，本专利技术可以通过数本文档来自技高网...

【技术保护点】
一种用于快闪存储器的负电压开关电路，其特征在于，所述负电压开关电路包括外部电源开关单元、内部电源开关单元以及阱偏压开关单元，其中，所述阱偏压开关单元包括电平转换器和晶体管，所述晶体管受使能信号以及外部电源电压的影响而导通或截止，用于提供阱偏压控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：權彞振，倪昊，殷常伟，高龙辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31