电压调节器制造技术

一种电压调节器，包括误差放大器、第二放电通路以及调整管，其中：所述误差放大器包括第一放电通路，所述第一放电通路耦接于所述调整管的控制端与地线之间，包括偏置电流源，且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流；所述调整管，输入端与预设电压源耦接；输出端与所述电压调节器的输出端耦接；控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接，且所述控制端的电位随所述电压调节器的输出端电压同向变化；所述第二放电通路，耦接于所述调整管的控制端与地线之间；所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化。所述电压调节器具有较高的响应速度。

【技术实现步骤摘要】

本专利技术涉及电子领域，尤其涉及一种电压调节器。
技术介绍
随着电子技术的发展，电压调节器的应用越来越广泛。例如，很多模拟电路、射频电路、存储器电路以及片上系统(System On a Chip，SoC)等。在实际应用中，当负载电流发生变化时，通常需要电压调节器能够提供较快的响应速度。在传统的电压调节器中，在负载电流突然发生变化时，电压调节器通常通过偏置电流对电容的充放电来响应，响应时间取决于偏置电流对电容的充放电速度。传统的电压调节器存在响应速度较慢的问题。
技术实现思路
本专利技术解决的技术问题是如何提高电压调节器的响应速度。为解决上述技术问题，本专利技术实施例提供一种电压调节器，包括:误差放大器、第二放电通路以及调整管，其中:所述误差放大器包括第一放电通路，所述第一放电通路耦接于所述调整管的控制端与地线之间，包括偏置电流源，且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流；所述调整管，输入端与预设电压源耦接;输出端与所述电压调节器的输出端耦接；控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接，且所述控制端的电位随所述电压调节器的输出端电压同向变化；所述第二放电通路，耦接于所述调整管的控制端与地线之间；所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化。可选的，所述调整管为第一PMOS管，所述第一PMOS管的源极为所述调整管的输入端，栅极为所述调整管的控制端，漏极为所述调整管的输出端。可选的，所述第二放电通路包括:第二PMOS管、第一NMOS管以及第二NMOS管，其中:所述第二 PMOS管的源极与所述预设电压源耦接，栅极与所述第一 PMOS管的栅极耦接，漏极与所述第一 NMOS管的漏极耦接;所述第一匪OS管的栅极与漏极耦接，源极与地线耦接;所述第二匪OS管的栅极与所述第一 NMOS管的栅极耦接，漏极与所述偏置电流源的输入端耦接，源极与所述偏置电流源的输出端以及地线耦接。可选的，所述电压调节器还包括:零点补偿电路，耦接在所述误差放大器与所述电压调节器的输出端之间，适于对所述电压调节器的环路的稳定性进行补偿。可选的，所述零点补偿电路包括:阻抗单元以及第一电容，其中:所述第一电容，第一端与所述第二 PMOS管的栅极耦接，第二端与所述阻抗单元的第一端耦接;所述阻抗单元，第二端与所述电压调节器的输出端耦接。可选的，所述阻抗单元包括:第三PMOS管、第四PMOS管以及第三匪OS管，其中:所述第一电容为米勒电容，第一端与所述第二 PMOS管的栅极耦接，第二端与所述第三PMOS管的源极耦接;所述第三PMOS管，栅极与所述第四PMOS管的栅极以及漏极耦接，漏极与所述第四PMOS管的源极耦接;所述第四PMOS管，漏极与所述第三匪OS管的源极耦接;所述第三匪OS管，栅极与所述第一 NMOS管的漏极耦接，源极与地线耦接。可选的，所述误差放大器与采样电阻耦接，适于将所述采样电阻采集到的所述电压调节器的输出端电压与参考电压进行比较。可选的，所述采样电阻包括第一电阻以及第二电阻，其中:所述第一电阻的第一端与所述电压调节器的输出端耦接，第二端与所述误差放大器耦接;所述第二电阻的第一端与所述第一电阻的第一端耦接，第二端与地耦接。可选的，所述误差放大器包括:第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管以及偏置电流源，其中:所述第五PMOS管的源极与所述预设电压源耦接，栅极与所述第六PMOS管的栅极以及漏极耦接，漏极与所述第二 PMOS管的栅极耦接;所述第六PMOS管的源极与所述预设电压源耦接，漏极与所述第五NMOS管的漏极耦接;所述第四NMOS管，源极与所述偏置电流源的输入端耦接，栅极输入参考电压值，漏极与所述第五PMOS管的漏极耦接;所述第五NMOS管，源极与所述偏置电流源的输入端以及所述第二 NMOS管的漏极耦接，栅极与所述第二电阻的第二端耦接。可选的，所述电压调节器还包括:负载电容，第一端与所述电压调节器的输出端耦接，第二端与地耦接。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果:第一放电通路与第二放电通路均位于所述调整管的控制端与地线之间，当电压调节器的输出端电压变化时，调整管的控制端的电位随之发生同向变化，此时，第一放电通路上生成第一放电电流，第二放电通路上生成第二放电电流，且第一放电电流与第二放电电流之和随之反向变化。当电压调节器的输出端电压突然下降时，调整管的控制端的电位随之降低，第一放电电流与第二放电电流之和随之增加。采用第一放电通路以及第二放电通路对调整管的控制端进行放电操作，将第一放电电流与第二放电电流之和作为偏置电流，可以提高调整管的控制端的放电速度，从而使得电压调节器能够快速响应输出端电压变化。进一步，采用动态的阻抗单元以及米勒电容组成零点补偿电路，可以动态地对电压调节器的环路进行补偿，动态地调整电压调节器的环路的稳定性。【附图说明】图1是现有的一种电压调节器的结构示意图；图2是本专利技术实施例中的另一种电压调节器的结构示意图。【具体实施方式】参照图1，给出了现有的一种电压调节器的结构示意图。误差放大器由PMOS管MP5、PMOS管MP6、匪OS管MN4、匪OS管MN5以及偏置电流源I s构成。]^5的源极与电压源Vdd耦接，栅极与MP6的栅极耦接，漏极与MN4的漏极以及调整管栅极耦接;MP6的源极与电压源Vdd耦接，栅极与漏极耦接，漏极与MN5的漏极耦接;MN4的栅极接参考电压Vref，源极与偏置电流源Is的输入端耦接;1^5的栅极与第一采样电阻仏的第二端以及第二采样电阻R2的第一端耦接，源极与偏置电流源Is的输入端耦接。偏置电流源Is的输出端与地线耦接。调整管MPAPM0S管，适于为电压调节器的输出端提供驱动电流。MP^源极与电压源Vdd耦接，栅极与MN4的漏极耦接，漏极与电压调节器的输出端耦接。在误差放大器与电压调节器的输出端Vqut之间耦接有零点补偿电路。零点补偿电路由电阻R3以及电WC1组成。电阻R3与电容C1串联，且电阻R3的第一端与MP1的栅极耦接，第二端与电容Cl的第一端耦接;电容C1的第二端与电压调节器的输出端耦接。第一采样电阻R1以及第二采样电阻R2适于采集电压调节器的输出端的电压值V0UT，并将米集到的电压值VciUT输入至丽5的栅极，使得误差放大器将Vref与VciUT进行比较。第一米样电阻R1的第二端与第二采样电阻R2的第一端耦接;第二采样电阻R2的第二端与地线耦接。在电压调节器的输出端，还存在负载电阻C2，负载电阻&的第一端与电压调节器的输出端耦接，第二端与地线耦接。参照图1，现有的电压调节器中，当电压调节器的输出端接入的负载的电流突然增加时，电压调节器的输出端的电压值Vqut突然降低，此时，MP1的栅极(图1中的A点)的电位Va需要降低至目标电位，从而使得漏极电流增加，从而拉高Vout。在Vqut保持不变时，MP1可以看作是一个充放电电容。当Vqut突然降低时，MPl的寄生电容进行放电操作，经由MN4以及偏置电流源I s组成的放电通路进行放电。该放电通路上的最大放电电流值不超过偏置电流源Is的最大输出电流。这样就存在一个问题，当Vqut突然降低的幅度当前第1页1 2本文档来自技高网...

【技术保护点】
一种电压调节器，其特征在于，包括：误差放大器、第二放电通路以及调整管，其中：所述误差放大器包括第一放电通路，所述第一放电通路耦接于所述调整管的控制端与地线之间，包括偏置电流源，且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流；所述调整管，输入端与预设电压源耦接；输出端与所述电压调节器的输出端耦接；控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接，且所述控制端的电位随所述电压调节器的输出端电压同向变化；所述第二放电通路，耦接于所述调整管的控制端与地线之间；所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐光磊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31