一种非易失性存储器控制装置以及非易失性存储器控制方法。在对可改写的半导体非易失性存储器的多个分区分别进行数据的读写控制的非易失性存储器控制装置中，具备：擦除次数计数部，对每一个分区的总计的擦除次数进行计数；读出次数计数部，将对每一个分区的同一数据的连续的读出次数进行计数；数据读出写入部，对非易失性存储器进行数据的读写；以及控制部，在特定的分区的擦除次数为规定的次数以上、存在与特定的分区相比擦除次数少、且读出次数多的分区的情况下，对数据读出写入部进行控制，以将该分区的数据和特定的分区的数据调换。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
以往，NAND型闪速存储器等的可改写的半导体非易失性存储器(简称为非易失性存储器)，通过经由隧道氧化膜对浮栅内注入电子而写入数据，通过拉出电子而进行数据的擦除。另外，以由多个单元构成的页为单位进行数据的读写，在擦除数据时，进而以由多个页构成的块为单位来进行。但是，在对一个单元的数据的改写时，由于贯穿隧道氧化膜的电子，产生隧道氧化膜的劣化，该单元的寿命会耗尽，因此对各个块的擦除次数有限制。另外，一般地，以由多个块构成的分区为单位使用的情况多，因此，实际上在对于分区的擦除次数上施加限制。因此，为了防止仅特定的分区的擦除次数增加，而作为非易失性存储器整体的寿命耗尽，优选将分区的擦除次数均衡化。作为这样的均衡化对策，公开了在未使用的分区数为阈值以下的情况下，通过将最多改写次数(擦除次数)的分区的数据、和最少改写次数(擦除次数)的分区的数据调换，防止改写集中到特定分区，实现在各分区间的改写次数(擦除次数)的均衡化的非易失性存储装置等(参照日本特开2008-097132号公报)。但是，现如今，即使是在最少改写次数(擦除次数)的分区中存储的数据，也只是分区的改写次数(擦除次数)少，在该分区中存储的数据自身的改写次数(擦除次数)并不少。即，还设想即使是最少改写次数(擦除次数)的分区中存储的数据，也是该数据自身的改写次数(擦除次数)多的数据的情况。因此，存在如下问题:在专利文献I记载的那样的仅着眼于分区的改写次数(擦除次数)的非易失性存储装置中的均衡化中，也会产生将这样的该数据自身的改写次数(擦除次数)多的数据再次储存在最多改写次数(擦除次数)的分区中的情况，反而有缩短非易失性存储器的寿命的担心。
技术实现思路
本专利技术的目的在于，提供能够将非易失性存储器的各分区的擦除次数均衡化而实现长寿命的。为了实现上述的目的，本专利技术的非易失性存储器控制装置，优选为，在对可改写的半导体非易失性存储器的多个分区分别进行数据的读写控制的非易失性存储器控制装置中，具备:擦除次数计数部，对每一个所述分区的总计的擦除次数进行计数；读出次数计数部，将对每一个所述分区的同一数据的连续的读出次数进行计数；数据读出写入部，对所述可改写的半导体非易失性存储器进行数据的读写；以及控制部，在一分区的擦除次数为规定的次数以上、存在与该一分区相比擦除次数少、且读出次数多的分区的情况下，对所述数据读出写入部进行控制，以将该分区的数据和所述一分区的数据进行调换。在上述的非易失性存储器控制装置中，优选与所述一分区相比擦除次数少、且读出次数多的分区存在多个的情况下，所述控制部与读出次数最多的分区的数据进行调换。在上述的非易失性存储器控制装置中，优选所述控制部在所述一分区的擦除次数成为所述规定的次数以上的情况下，将所述规定的次数的值变更为比该分区的擦除次数大的值。在上述的非易失性存储器控制装置中，优选所述控制部在所有的分区的擦除次数成为所述规定的次数以上的情况下，将所述规定的次数的值变更为比所有的分区的擦除次数都大的值。在上述的非易失性存储器控制装置中，优选所述控制部在擦除次数为最大的分区和擦除次数为最小的分区之间的擦除次数的差为规定的值以上、存在与所述擦除次数为最大的分区相比擦除次数少、且读出次数多的分区的情况下，将该分区的数据和所述擦除次数为最大的分区的数据进行调换。本专利技术的非易失性存储器控制方法，优选是对可改写的半导体非易失性存储器的多个分区的每一个进行数据的读写控制的非易失性存储器控制方法，包含:擦除次数计数步骤，对每一个所述分区的总计的擦除次数进行计数；读出次数计数步骤，将对每一个所述分区的同一数据的连续的读出次数进行计数；以及调换步骤，在一分区的擦除次数为规定的次数以上、存在与该一分区相比擦除次数少、且读出次数多的分区的情况下，进行控制，以将该分区的数据和所述一分区的数据进行调换。【附图说明】通过以下示出的详细的说明和附图会更完全地理解本专利技术。但是，这些并非要用来限定本专利技术，这里，图1是表示应用了本专利技术的实施方式的非易失性存储器控制装置的功能结构的方块图。图2是表示非易失性存储器的结构的一例的说明图。图3是说明控制部的计数动作的流程图。图4是说明每一个分区的计数次数的一例的说明图。图5是说明控制部的擦除次数的均衡化动作的流程图。【具体实施方式】(实施方式)以下，对于本专利技术，使用【附图说明】具体的方式。但是，专利技术的范围不限于图示例子。图1是表示应用了本专利技术的实施方式的非易失性存储器控制装置100的功能结构的方块图。如图1所示，本实施方式的非易失性存储器控制装置100适当选择写入数据的非易失性存储器FMlI的分区，将非易失性存储器FMlI的各分区的擦除次数均衡化。具体而言，本实施方式的非易失性存储器控制装置100具备擦除次数计数部1、读出次数计数部2、数据读出写入部3、控制部4等而构成。擦除次数计数部I对非易失性存储器FMll的每一个分区的总计的擦除次数进行计数，并保持该擦除次数。作为擦除次数计数部I，可以是通过控制部4的控制对非易失性存储器FMll的每一个分区的总计的擦除次数进行计数的计数部，也可以通过与控制部4独立的电路的动作对该擦除次数进行计数的计数部。读出次数计数部2对读出次数进行计数，并保持该读出次数，该读出次数是对非易失性存储器FMll的每一个分区的同一数据的连续的读出次数。由于该读出次数是对同一数据的连续读出的次数，因此在通过分区的数据的改写(也包含擦除)，数据的同一性消失的情况下，将该读出次数进行复位(设为O次)。另外，作为读出次数计数部2，可以是通过控制部4的控制，将对非易失性存储器FMll的每一个分区的同一数据的连续的读出次数进行计数的计数部，也可以是通过与控制部4独立的电路的动作将该读出次数进行计数的计数部。数据读出写入部3与非易失性存储器FMll的输入输出端子等相互连接，对非易失性存储器FMl I进行数据的读写。控制部4例如具备CPU(CentralProcessing Unit，中央处理单元)41、R0M(ReadOnly Memory，只读存储器)42、RAM(Random Access Memo当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种非易失性存储器控制装置，对可改写的半导体非易失性存储器的多个分区分别进行数据的读写控制，其特征在于，具备：擦除次数计数部，对每一个所述分区的总计的擦除次数进行计数；读出次数计数部，将对每一个所述分区的同一数据的连续的读出次数进行计数；数据读出写入部，对所述可改写的半导体非易失性存储器进行数据的读写；以及控制部，在特定的分区的擦除次数为规定的次数以上、并且存在与所述特定的分区相比擦除次数少、且读出次数多的分区的情况下，对所述数据读出写入部进行控制，以将该分区的数据和所述特定的分区的数据进行调换。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：桝元孝介，长谷部孝，
申请(专利权)人：柯尼卡美能达株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。