电路仿真设备、电路仿真方法和电路仿真程序技术

本发明专利技术涉及电路仿真设备、电路仿真方法和电路仿真程序。电路仿真设备包括测量单元、计算单元和处理单元。测量单元基于布局设计数据将沿着晶体管的栅电极延伸的方向的线设置于源极扩散层上的多个第一触点中的相邻触点之间的间隔以及沿着该方向的线设置于漏极扩散层上的多个第二触点中的相邻触点之间的间隔作为第一间隔进行测量，并且将第一触点和栅电极之间的间隔以及第二触点和栅电极之间的间隔作为第二间隔进行测量。计算单元基于由测量单元测量的第一间隔和第二间隔计算晶体管的栅电极、源极扩散层和漏极扩散层之间的边缘电容。处理单元基于由计算单元计算的晶体管的边缘电容执行布局仿真。

Circuit simulation device, circuit simulation method and circuit simulation program

The invention relates to a circuit simulation device, a circuit simulation method and a circuit simulation program. The circuit simulation device comprises a measuring unit, a calculating unit and a processing unit. The measuring unit layout design based on the data of the gate electrode of the transistor will be along the direction of extension of the line is arranged on the source diffusion between adjacent contacts a plurality of first contact layer in the interval and along the direction of the line is arranged in the drain intervals were measured as the first diffusion between adjacent contact multiple contact layer in second the interval between the first and the contact and gate electrode and gate electrode contact interval and second spaced intervals were measured as second. The calculation unit calculates the edge capacitance between the gate electrode, the source diffusion layer and the drain diffusion layer based on the first and second intervals measured by the measurement unit. The processing unit performs layout simulation based on the edge capacitance of the transistor calculated by the calculation unit.

【技术实现步骤摘要】
相关申请的交叉引用提交于2015年1月15日的包括说明书、附图和摘要的日本专利申请号2015-005958的公开，通过引用将其完全并入本文。
本公开涉及电路仿真设备、电路仿真方法和电路仿真程序，而更具体地，涉及用于半导体器件(包括晶体管)的电路仿真设备、电路仿真方法和电路仿真程序。
技术介绍
近些年来，用于半导体器件的电路仿真越来越重要。就其而言，在相关领域的半导体器件中，MOS-FET晶体管的栅极电容和布线电容影响很大，而MOS-FET晶体管附近的电容的影响则是可忽略的。随着微型化的发展，导致电路仿真测量的值和硅器件彼此不匹配的问题。例如，在40nm技术的数字电路的环形振荡器中，发生频率超过10％的仿真误差。其主要原因在于MOS-FET晶体管附近的电容的仿真准确度的误差。MOS-FET晶体管附近的电容的特性是相对较大的，并且对电路频率的影响变大。具体地，包括在MOS-FET晶体管附近的电容中的栅极边缘电容、栅极重叠电容、栅极触点插塞电容是电路设计中的重要特性。对于这点，日本未经审查的专利公开号2011-129615公开了一种用于提取作为栅极、源极、漏极的重叠部分的电容的栅极重叠电容的技术。作为MOS-FET晶体管附近的一个电容，栅极边缘电容一般使用固定值。这不能确保电路仿真具有高准确度。
技术实现思路
做出本公开用于解决上述问题。因此本公开的一个目的在于提供能够执行高精确度的电路仿真的电路仿真设备、电路仿真方法和电路仿真程序。由下列结合附图做出的说明将使本公开的其它目的和新的特征变得明显。根据实施例，电路仿真设备包括测量单元、计算单元和处理单元。测量单元基于布局设计数据将沿着晶体管的栅电极延伸的方向的线设置于源极扩散层上的多个第一触点中的相邻触点之间的间隔以及沿着该方向的线设置于漏极扩散层上的多个第二触点中的相邻触点之间的间隔作为第一间隔进行测量。测量单元将所述第一触点和所述栅电极之间的间隔以及所述第二触点和所述栅电极之间的间隔作为第二间隔进行测量。计算单元基于由测量单元测量的第一间隔和第二间隔计算晶体管的栅电极、源极扩散层和漏极扩散层之间的边缘电容(fringecapacitance)。处理单元基于由计算单元计算的晶体管的边缘电容执行布局仿真。根据实施例，电路仿真设备可以执行高精确度的电路仿真。附图说明图1是用于解释基于实施例的电路仿真设备1的图。图2是用于解释基于实施例的环形振荡器电路的示例的图。图3是用于解释基于实施例的反相器IV的布局配置的图。图4是用于解释基于实施例的网表的示例的图。图5是用于解释晶体管的寄生电阻(R)和寄生电容(C)的图。图6是用于解释具有寄生RC的网表NR的示例的图。图7是用于解释基于实施例的晶体管的边缘电容的图。图8是用于解释LPE(布局寄生提取)单元14的处理的流程图。图9是用于解释由布局尺寸测量单元16根据基于布局设计数据的触点插塞的布置测量的尺寸dc和dpc的图。图10是用于计算基于实施例的边缘电容Cfdel的图表。具体实施方式现在将参照附图对实施例进行具体说明。相同的要素和对应的要素由相同的附图标记表示，因而不进行重复说明。因此，已经基于实施例具体做出了本公开。本公开不局限于所述实施例，并且在不脱离本公开的范围的情况下，可以对其进行各种改变。图1是用于解释基于实施例的电路仿真设备1的图。如图1所例示的，电路仿真设备1是SPICE(着重于集成电路的仿真程序)仿真设备，并且包括基于电路设计数据和仿真模型文件SM的输入执行电路级仿真的电路验证单元10。作为电路验证单元10的仿真结果获得的是用于布局设计的电路构成元件(器件)的各种参数PD。电路仿真设备1包括布局设计单元12、LPE(布局寄生提取)单元14和布局验证单元20。布局设计单元12根据对应的参数PD生成布局设计数据LD。LPE单元14包括布局尺寸测量单元16和寄生RC特性计算单元18。布局尺寸测量单元16根据布局设计数据LD测量(计算)各种布局尺寸。寄生RC特性计算单元18根据测量的布局尺寸计算MOS-FET晶体管(此后简称为晶体管)的寄生电阻(R)和寄生电容(C)。单元18将具有与寄生电阻和寄生电容有关的寄生RC的网表NR输出。布局验证单元20基于具有寄生RC的网表NR和仿真模型文件SM输出仿真结果SD。图2是用于解释基于实施例的环形振荡器电路的示例的图。如图2中所例示的，多个反相器IV串联地耦合，并且被配置为以环状形式耦合。反相器IV包括P沟道MOS晶体管和N沟道MOS晶体管。电路验证单元10基于作为电路设计数据和仿真模型文件的示例的环形振荡器电路的电路图执行电路仿真。通过此电路仿真，对设计的环形振荡器电路的输出是否具有期望的特性(例如，频率特性)进行验证。当未输出期望的特性时，再次调整各种参数PD以输出期望的特性。布局设计单元12根据作为具有电路验证单元10的电路仿真所期望的特性的环形振荡器电路的验证结果获得的参数PD，设计布局设计数据LD。具体地，其设计用于形成环形振荡器电路的掩模布局图案。图3是用于解释基于实施例的反相器IV的布局配置的图。如图3中所例示的，布局配置是布局设计数据LD的一部分。反相器IV具有P沟道MOS晶体管和N沟道MOS晶体管。P沟道MOS晶体管的源极扩散层通过按照触点插塞的间隔CTS布置的触点插塞CP与电源线VDD耦合。漏极扩散层通过按照触点插塞的间隔CTS布置的触点插塞CP与用于输出输出信号的信号线OUT耦合。栅极与用于输入输入信号的信号线IN耦合。相似地，N沟道MOS晶体管的源极扩散层通过按照触点插塞的间隔CTS布置的触点插塞CP与接地线VSS耦合。漏极扩散层通过按照触点插塞的间隔CTS布置的触点插塞CP与信号线OUT耦合，用于输出输出信号。布局设计单元12设计作为布局设计数据LD的用于仿真的网表。图4是用于解释基于实施例的网表的示例的图。图4例示了作为一用于形成具有图3的布局配置的反相器IV的N沟道MOS晶体管的栅极的层的金属布线层(M1)的栅极长度L和栅极宽度W的示例。任何其它的布局配置相似地以网表的形式来解释。LPE单元14基于由布局设计单元12设计的布局设计数据LD计算寄生RC特本文档来自技高网...

【技术保护点】
一种电路仿真设备，包括：测量单元，所述测量单元基于布局设计数据将沿着晶体管的栅电极延伸的方向的线设置于源极扩散层上的多个第一触点中的相邻触点之间的间隔以及沿着该方向的线设置于漏极扩散层上的多个第二触点中的相邻触点之间的间隔作为第一间隔进行测量，并且将所述第一触点和所述栅电极之间的间隔以及所述第二触点和所述栅电极之间的间隔作为第二间隔进行测量；计算单元，基于由所述测量单元测量的所述第一间隔和所述第二间隔计算所述晶体管的所述栅电极、所述源极扩散层和所述漏极扩散层之间的边缘电容，以及处理单元，基于由所述计算单元计算的所述晶体管的所述边缘电容执行布局仿真。

【技术特征摘要】
2015.01.15 JP 2015-0059581.一种电路仿真设备，包括：
测量单元，所述测量单元基于布局设计数据将沿着晶体管的栅电
极延伸的方向的线设置于源极扩散层上的多个第一触点中的相邻触点
之间的间隔以及沿着该方向的线设置于漏极扩散层上的多个第二触点
中的相邻触点之间的间隔作为第一间隔进行测量，并且将所述第一触
点和所述栅电极之间的间隔以及所述第二触点和所述栅电极之间的间
隔作为第二间隔进行测量；
计算单元，基于由所述测量单元测量的所述第一间隔和所述第二
间隔计算所述晶体管的所述栅电极、所述源极扩散层和所述漏极扩散
层之间的边缘电容，以及
处理单元，基于由所述计算单元计算的所述晶体管的所述边缘电
容执行布局仿真。
2.根据权利要求1所述的电路仿真设备，
其中所述计算单元根据使用所述第一间隔和所述第二间隔预先
定义的用于计算边缘电容的计算图表，基于由所述测量单元测量的所
述第一间隔和所述第二间隔计算所述边缘电容。
3.根据权利要求2所述的电路仿真设备，
其中所述计算图表具有多个图表，所述多个图表具有基于所述第
二间隔的与各个所述第一间隔相关联的具有不同的特性的边缘电容。
4.根据权利要求1所述的电路仿真设备，
其中所述布局设计数据是掩模布局设计数据。
5.根据权利要求1所述的电路仿真设备，
其中所述处理单元使用着重于集成电路的仿真程序SPICE执行

\t布局仿真。
6.根据权利要求5所述的电路仿真设备，
其中所述处理单元基于包括有关寄生电阻和寄生电容的信息的
网表信息使用SPICE执行布局仿真，并且
其中所述晶体管的所述边缘电容包括在有关所述寄生电容的所
述信息...

【专利技术属性】
技术研发人员：坂元英雄，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP