版图的修正方法技术

本发明专利技术提供一种版图的修正方法，以及测试版图的修正方法，并进一步的根据所述测试版图的修正方法，还提供一种缩减SRAM版图尺寸的方法，主要包括通过对条状结构中的端部进行内缩处理，从而达到在缩减条状结构间距后，仍能保持原有的工艺窗口的目的。其中，所述测试版图为缩减SRAM版图尺寸的方法的依据，即本发明专利技术通过将测试版图中的结构尺寸进行变化和组合，找到合适的工艺尺寸，以达到尺寸缩小的目的，并将这一尺寸作为几何版图的设计规则，并将其应用于缩减SRAM版图尺寸的方法中。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种版图的修正方法。
技术介绍
随着半导体技术的日益成熟，超大规模集成电路迅速发展，具有更好性能和更强功能的集成电路要求更大的原件密度，因此各个部件和元件之间，或各个元件自身的尺寸、大小和空间也需要进一步缩小。例如，SRAM(StaticRandomAccessMemory)即静态随机存储器，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。相比而言，DRAM(DynamicRandomAccessMemory)则需每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此，SRAM具有较高的性能。然而，SRAM也有它的缺点，即SRAM的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。为得到体积更小的SRAM存储器，在SRAM单元中的晶体管的尺寸更小，设计更加紧凑，设计规则也更为严格。然而，随着规模的不断增加，虽然工艺尺寸将会逐年缩小，但是趋势已经放缓。
技术实现思路
本专利技术的目的在于提供一种版图的修正方法，以及一种测试版图的修正方法，并且可根据所述测试版图获得几何版图的设计规则，该设计规格可应用于实际生产的器件版图中，用以达到在现有工艺窗口的条件下，缩减器件版图的尺寸的目的。本专利技术提供的一种版图的修正方法，包括：S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，<br>沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；S13，执行光学邻近效应修正；S14，输出修正后的版图。可选的，于步骤S13之后，步骤S14之前还包括：S131，执行条状结构的工艺窗口检查，并判断检查结果；若检查结果符合条状结构工艺规范的要求，则执行步骤S14；若检查结果不符合条状结构工艺规范的要求，则返回步骤S13。可选的，条状结构的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查线段的边缘误差、图形断裂、图形桥接以及线段曝光后面积的允许范围中的至少一种。可选的，将相邻的两个条状结构中两个端部的所有交错区域均内缩一预定尺寸。可选的，将相邻的两个条状结构中两个端部的部分交错区域内缩一预定尺寸。可选的，将相邻的两个条状结构中一个端部的所有交错区域均内缩一预定尺寸。可选的，光学邻近效应图形修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。同时，根据所述版图的修正方法，本专利技术还提供一种测试版图的修正方法，包括：S21，提供一待修正的测试版图，所述测试版图中包含多组测试单元，所述测试单元包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；S22，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；S23，执行光刻规则检查，选取光刻工艺窗口最小的测试单元。可选的，不同测试单元中的所述条状结构的间距不同，且至少部分测试单元中所述条状结构的间距小于设计规则的最小线间距。可选的，不同测试单元中的所述条状结构的间距相同，且所述条状结构的间距小于设计规则的最小线间距。可选的，不同测试单元中所述端部内缩的尺寸不同。此外，在所述版图的修正方法的基础上，本专利技术还提供一种缩减SRAM版图尺寸的方法，包括：S31，提供一SRAM版图，所述SRAM版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；S32，将相邻的两个条状结构中至少一个端部内缩一预定尺寸，并缩减所述条状结构的间距；S33，执行光学邻近效应修正；S34，输出修正后的SRAM版图。与现有技术相比，本专利技术提供的版图的修正方法中，通过对相互重叠的端部进行内缩修正，使相邻的两个端部的间距增大。如此，一方面可增加所述条状结构的工艺窗口；另一方面也可在保证现有的工艺窗口的条件下，缩小所述条状结构的间距。尤其的，即使在所述条状结构的间距小于设计规格的最小线间距的情况下，根据本专利技术中的版图的修正方法，仍能保持原有的工艺窗口。同时，本专利技术还提供一种测试版图的修正方法，由于所述测试版图包含有多组测试单元，可通过对每组测试单元设置不同的特征尺寸，从而在对所述测试版图进行修正的时，可确认条状结构的制程能力及工艺窗口，进而找到合适的工艺尺寸。即本专利技术利用版图设计规则制定测试版图，通过将这类测试版图中的结构尺寸进行变化和组合，通过测试数据的分析，找到合适的工艺尺寸，以可以达到尺寸缩小的目的，并将这一尺寸作为几何版图的设计规则。此外，根据版图的修正方法，本专利技术还提供的一种缩减SRAM版图尺寸的方法，通过对所述条状结构的端部进行内缩处理，从而可缩减所述条状结构间距，达到在原有的工艺窗口的条件下，缩减SRAM尺寸的目的。其中，可依据所述测试版图确认所述SRAM的缩减尺寸。附图说明图1为现有的一种SRAM单元的版图；图2为现有技术中对SRAM进行修正后的版图；图3为本专利技术实施例一的版图的修正方法的示意图；图4-6为本专利技术实施例一的版图的修正方法中版图的结构示意图；图7a-7c为举例性的示出了内缩端部的三种方式的示意图；图8为本专利技术实施例一的测试版图的修正方法的步骤示意图；图9-10为本专利技术实施例一的测试版图的修正方法中测试版图的结构示意图；图11为本专利技术实施例二的测试版图的修正方法中测试版图的结构示意图；图12为本专利技术实施例一的缩减SRAM版图尺寸的方法的示意图；图13a为SRAM版图未进行端部内缩处理的模拟图形；图13b为对SRAM版图进行端部内缩处理后的模拟图形。具体实施方式如
技术介绍
所述，虽然可以通过缩小工艺尺寸的方式以缩减SRAM单元的尺寸，但是由于目前工艺的限制，这种方式已越来越不能满足缩减需求。为此，本领域技术人员还通过对版图进行修正来实现器件尺寸的缩减。图1为一种SRAM单元的版图，如图1所示，所述SRAM单元包括两排交错排列的上拉(PU)晶体管11、下拉(PD)晶体管12和传输栅极(PG)13，其中所述PU晶体管11为直条状结构。由于两排所述PU晶体管11的端部111相互重叠，因此为保证工艺窗口，无法通过直接缩减PU晶体管11间距a来缩减SRAM单元的尺寸。因此，本文档来自技高网...

【技术保护点】
一种版图的修正方法，其特征在于，包括：S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；S13，执行光学邻近效应修正；S14，输出修正后的版图。

【技术特征摘要】
1.一种版图的修正方法，其特征在于，包括：
S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，
沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；
S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；
S13，执行光学邻近效应修正；
S14，输出修正后的版图。
2.如权利要求1所述的测试版图的修正方法，其特征在于：于步骤S13
之后，步骤S14之前还包括：
S131，执行条状结构的工艺窗口检查，并判断检查结果；若检查结果
符合条状结构工艺规范的要求，则执行步骤S14；若检查结果不符合条状结
构工艺规范的要求，则返回步骤S13。
3.如权利要求2所述的测试版图的修正方法，其特征在于：所述条状
结构的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，
检查线段的边缘误差、图形断裂、图形桥接以及线段曝光后面积的允许范
围中的至少一种。
4.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的
两个条状结构中两个端部的所有交错区域均内缩一预定尺寸。
5.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的
两个条状结构中两个端部的部分交错区域内缩一预定尺寸。
6.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的
两个条状结构中一个端部的所有交错区域均内缩一预定尺寸。
7.如权利要求1所述的测试版图的修正方法，其特征在于：所述光学
邻近效应图形修正包括对所述版...

【专利技术属性】
技术研发人员：曹清晨，黄荣瑞，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42