一种3D NAND闪存结构和制作方法技术

本发明专利技术公开了一种3D NAND闪存结构和制作方法，其特征在于，包括步骤：提供衬底，并在所述衬底上形成多个阵列串单元，所述阵列串单元通过隔离沟槽隔离；所述阵列串单元包括多晶硅、多晶硅介质层，以及多个堆叠的第一材料层和第二材料层，所述多晶硅介质层形成于所述多晶硅的内部，所述第二材料层形成于相邻的第一材料层之间；湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，所述栅极层填充满所述第一凹陷；退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层，以实现有效去除3D NAND闪存侧壁以及表面的栅极层。

【技术实现步骤摘要】

本专利技术实施例涉及存储器制造技术，尤其涉及一种3DNAND闪存结构和制作方法。
技术介绍
随着存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3DNAND闪存。在3DNAND工艺中通常采用钨栅作为控制栅，3D工艺不像平面工艺，无法通过化学机械研磨方式将不需要钨栅的地方磨去。现有技术去除侧壁多余的钨栅的方法是采用高温混合酸对侧壁以及表面多余的钨直接去除，主要有以下缺点：首先，混合酸与钨反应慢，需要反应的时间长；其次，长时间的湿法工艺，容易引入缺陷，造成芯片不良；此外，在实际生产过程中，很容易造成侧壁以及表面的钨去除不干净，造成控制栅失效。
技术实现思路
本专利技术提供一种3DNAND闪存结构和制作方法，以实现有效去除3DNAND闪存侧壁以及表面的栅极层，提高3DNAND闪存的质量。第一方面，本专利技术实施例提供了一种3DNAND闪存结构制作方法，包括：提供衬底，并在所述衬底上形成多个阵列串单元，所述阵列串单元通过隔离沟槽隔离；所述阵列串单元包括多晶硅、多晶硅介质层，以及多个堆叠的第一材料层和第二材料层，所述多晶硅介质层形成于所述多晶硅的内部，所述第二材料层形成于相邻的第一材料层之间；湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，所述栅极层填充满所述第一凹陷；退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层。进一步地，所述第一材料层为二氧化硅，第二材料层为氮化硅。进一步地，所述栅极层为钨栅。进一步地，在所述衬底上形成多个阵列串单元，包括：在所述衬底上依次形成栅极氧化层，源极选择管氮化层，多个堆叠的第一材料层和第二材料层，以及漏极选择管氮化层，保护氧化层；刻蚀形成暴露出所述衬底的沟道，并在所述沟道的侧壁中形成阻挡氧化层；在所述暴露出的衬底上形成外延层，并在所述阻挡氧化层表面依次形成电荷捕获层和隧穿氧化层，多晶硅及多晶硅介质层；所述多晶硅介质层形成于所述多晶硅内部，所述多晶硅与所述外延层接触；刻蚀形成暴露出衬底的隔离沟槽，并形成公共源极。进一步地，在所述衬底上形成多个阵列串单元之后，还包括：多次光刻及多次刻蚀所述衬底上的栅极氧化层，源极选择管氮化层，多个堆叠的第一材料层和第二材料层，以及漏极选择管氮化层，保护氧化层，形成多级台阶；在所述多级台阶上回填第一材料层，并进行化学机械研磨。进一步地，刻蚀形成暴露出衬底的隔离沟槽，并形成公共源极，包括：采用干法刻蚀工艺形成暴露出衬底的隔离沟槽；采用离子注入法对暴露出的衬底进行掺杂，形成公共源极。进一步地，所述形成多个第一凹陷，包括：采用磷酸刻蚀去除所述第二材料层。进一步地，退火处理所述栅极层，包括：退火温度为800-1000℃，退火气氛为含氧源气体，或者含氮源气体。进一步地，湿法刻蚀去除位于所述第一凹陷以外的所述栅极层，包括：采用氢氟酸刻蚀去除位于所述第一凹陷以外的所述栅极层。第二方面，本专利技术实施例还提供了一种3DNAND闪存结构，所述3DNAND闪存结构由本专利技术任意实施例提供的3DNAND闪存结构的制作方法制得。本专利技术通过在所述衬底上形成多个通过隔离沟槽隔离的阵列串单元，通过湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，然后退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层，即，在去除多余的栅极层前，对需要去除的栅极层进行退火处理，从而达到有效去除3DNAND闪存侧壁以及表面的栅极层的效果，避免了各阵列串单元中的控制栅相互电连，导致控制失效的问题，提高了3DNAND闪存的质量。附图说明图1为本专利技术实施例中提供的3DNAND闪存结构制作方法的流程示意图；图2a-图2p为本专利技术实施例中提供3DNAND闪存结构制作方法的截面示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。将理解，虽然术语第一、第二等在本文中可被用来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，下述第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分，而不偏离所述技术的教导。空间相对术语，例如“下方”、“下面”、“以下”、“上面”、“上方”等可在本文中为了容易描述而用来描述图中所示的一个元件或特征与另一个(一些)元件或特征的关系。将理解，空间相对术语意在包含使用中或操作中的装置的除图中所描绘的方位之外的不同方位。图1为本专利技术实施例中提供的3DNAND闪存结构的制作方法的流程示意图，如图1所示，该方法可以包括以下步骤：步骤11、提供衬底，并在所述衬底上形成多个阵列串单元，所述阵列串单元通过隔离沟槽隔离；所述阵列串单元包括多晶硅、多晶硅介质层，以及多个堆叠的第一材料层和第二材料层，所述多晶硅介质层形成于所述多晶硅的内部，所述第二材料层形成于相邻的第一材料层之间；其中衬底可以是任何半导体基板，诸如单晶硅、硅锗、Ⅲ-Ⅴ或Ⅱ-Ⅵ半导体材料；所述衬底还可以包括制造在其上的集成电路，诸如驱动电路等。步骤12、湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；步骤13、在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，所述栅极层填充满所述第一凹陷；步骤14、退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层。本专利技术实施例通过所述衬底上形成多个通过隔离沟槽隔离的阵列串单元，通过湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，然后退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层，即，在去除多余的栅极层前，对需要去除的栅极层进行退火处理，从而达到有效去除3DNAND闪存侧壁以及表面的栅极层的效果，避免了各阵列串单元中的控制栅相互电连，导致控制失效的问题，提高了3DNAND闪存的质量。基于上述原理，3DNAND闪存结构有多种具体的制作方式，例如阵列串单元的制作方法，隔离沟槽的本文档来自技高网...

【技术保护点】
一种3D NAND闪存结构制作方法，其特征在于，包括步骤：提供衬底，并在所述衬底上形成多个阵列串单元，所述阵列串单元通过隔离沟槽隔离；所述阵列串单元包括多晶硅、多晶硅介质层，以及多个堆叠的第一材料层和第二材料层，所述多晶硅介质层形成于所述多晶硅的内部，所述第二材料层形成于相邻的第一材料层之间；湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以及栅极层，所述栅极层填充满所述第一凹陷；退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述栅极层，以及所述黏附层。

【技术特征摘要】
1.一种3DNAND闪存结构制作方法，其特征在于，包括步骤：
提供衬底，并在所述衬底上形成多个阵列串单元，所述阵列串单元通过隔
离沟槽隔离；所述阵列串单元包括多晶硅、多晶硅介质层，以及多个堆叠的第
一材料层和第二材料层，所述多晶硅介质层形成于所述多晶硅的内部，所述第
二材料层形成于相邻的第一材料层之间；
湿法刻蚀去除所述多个阵列串单元中的第二材料层，形成多个第一凹陷；
在所述隔离沟槽的内壁和第一凹陷内壁依次形成栅极阻挡层，黏附层，以
及栅极层，所述栅极层填充满所述第一凹陷；
退火处理所述栅极层，并湿法刻蚀去除位于多个所述第一凹陷以外的所述
栅极层，以及所述黏附层。
2.根据权利要求1所述的方法，其特征在于，所述第一材料层为二氧化硅，
第二材料层为氮化硅。
3.根据权利要求1所述的方法，其特征在于，所述栅极层为钨栅。
4.根据权利要求1所述的方法，其特征在于，在所述衬底上形成多个阵列
串单元，包括：
在所述衬底上依次形成栅极氧化层，源极选择管氮化层，多个堆叠的第一
材料层和第二材料层，以及漏极选择管氮化层，保护氧化层；
刻蚀形成暴露出所述衬底的沟道，并在所述沟道的侧壁中形成阻挡氧化层；
在所述暴露出的衬底上形成外延层，并在所述阻挡氧化层表面依次形成电
荷捕获层和隧穿氧化层，多晶硅及多晶硅介质层；所述多...

【专利技术属性】
技术研发人员：许毅胜，熊涛，刘钊，舒清明，
申请(专利权)人：上海格易电子有限公司，北京兆易创新科技股份有限公司，
类型：发明
国别省市：上海;31