【技术实现步骤摘要】
本专利技术涉及通信
，尤其涉及一种数据交换方法和装置。
技术介绍
随着4G网络的迅速普及，基带池、多天线射频单元、多制式混模、IQ压缩传输和室分系统的应用也越来越广泛。因此基带和中射频间的IQ数据全交换需求也越来越复杂。一方面是交换端口数剧增：基带池内部的IQ交换端口，以及基带池和大量多天线射频单元间的IQ交换端口不再仅限于个位数。另一方面是多模IQ，以及压缩和非压缩IQ混传的应用场景更多，因此需要IQ在固定时隙内完成时钟级别的交换。所以在4G时代和未来，IQ数据在不同端口间和固定时隙内时钟级别两个层面的全交换面临来自硬件资源和实现复杂度的严峻挑战。目前通信领域的IQ全交换专利都存在各种局限性：如申请号为200910258156.9的专利文件，M*N单级缓存的交换架构复杂度低，便于理解。但是当交换端口增多时，硬件资源(缓存)呈指数级剧增，这对硬件的成本和面积负担太大，而且在ASIC中是无法实现的。如申请号为200510130524的专利文件，通过提高硬件处理速度来实现全交换。但随着网络容量需求越来越大，特别是4G及以后，提高硬件时钟很快会遇到瓶颈。可见，现有数据全交换方法需要较大的硬件资源。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种数据交换方法和装置，能够解决现有数据全交换方法需要较大的硬件资源的技术问题。为解决上述技术问题，本专利技术提供一种数据交换方法，包括如下步骤：...
【技术保护点】
一种数据交换方法，其特征在于，包括如下步骤：软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。
【技术特征摘要】
1.一种数据交换方法，其特征在于，包括如下步骤：
软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载
体进行数据全交换所需的数据交换表；
所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口
的数据全交换。
2.如权利要求1所述的方法，其特征在于，所述预设时隙包括至少一个时
钟周期；所述数据交换表包括：所述时钟周期对应的数据交换表；
所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口
的数据全交换的步骤包括：
所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行
输入端口到输出端口的数据全交换。
3.如权利要求2所述的方法，其特征在于，所述硬件载体在所述时钟周期
内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换
的步骤包括：
所述硬件载体在所述时钟周期内将所述输入端口的输入数据缓存至输入端
口对应的输入缓存单元中；
所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读
取对应的数据；
所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选
择出所述输出端口对应的输出数据；
所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的
输出数据缓存至所述输出端口对应的输出缓存单元中；
所述硬件载体从输出缓存单元读取对应的数据给所述输出单元对应的输出
端口。
4.如权利要求3所述的方法，其特征在于，所述硬件载体根据所述时钟周
期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据
\t的步骤包括：
所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应
的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。
5.如权利要求4所述的方法，其特征在于，所述时钟周期对应的交换表包
括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地
址信息；
所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读
取对应的数据的步骤包括：
所述硬件载体根据所述输入缓存单元的读地址信息从所述输入缓存单元中
读取对应的数据；
所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应
的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据的步骤包
括：
所述硬件载体根据选择单元的选择信息控制所述选择单元从所有读取的数
据中选择出所述输出端口对应的输出数据；
所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的
输出数据缓存至所述输出端口对应的输出缓存单元中的步骤包括：
所述硬件载体根据所述输出缓存单元的写地址信息将所述输出端口对应的
输出数据缓存至所述输出端口对应的输出缓存单元中。
6.如权利要求5所述的方法，其特征在于，所述输入缓存单元为ping-pong
结构的输入缓存单元，所述输出缓存单元为ping-pong结构的输出缓存单元；
所述时钟周期对应的数据交换表为ping数据交换表或者pong数据交换表；所
述ping交换表包括：输入缓存单元中pong缓存的读地址信息、选择单元的选
择信息、输出缓存单元中ping缓存的写地址信息；所述pong交换表包括：输
入缓存单元中ping缓存的读地址信息、选择单元的选择信息、输出缓存单元中
pong缓存的写地址信息。
7.如权利要求2所述的方法，其特征在于，所述硬件载体在所述时钟周期
\t内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换
的步骤包括:
所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所
述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中；
所述硬件载体从所述输入缓存单元读取对应的数据；
所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应
的选择单元从所有读取的数据中选择所述输出端口对应的输出数据；
所述硬件载体将所述输出端口对应的输出数据缓存至所述输出端口对应的
输出缓存单元中；
所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读
取对应的输出数据给所述输出缓存单元对应的输出端口。
8.如权利要求7所述的方法，其特征在于，所述时钟周期对应的交换表包
括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地
址信息；
所述硬件载体在所述时钟周期内...
【专利技术属性】
技术研发人员：贺小龙，李继洲，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。