阵列基板及其检测方法技术

本发明专利技术提供一种阵列基板及其检测方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板检测器件数量多、结构复杂，检测操作麻烦、耗时长的问题。本发明专利技术的阵列基板包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；所述测试薄膜晶体管还包括：与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。

【技术实现步骤摘要】

本专利技术属于阵列基板检测
，具体涉及一种阵列基板机器检测方法。
技术介绍
薄膜晶体管是显示装置的阵列基板中的重要器件，故对其性能进行检测是很重要的。另外，阵列基板中还设有用于连接驱动芯片的第一信号引入线，第一信号引入线通过绝缘层(如栅绝缘层)中的过孔与第二信号引入线相连，第二信号引入线再将信号传递给显示区中的数据线等。其中，第一信号引入线与薄膜晶体管的栅极同层设置，第二信号引入线由透明导电材料(如氧化铟锡)构成，与显示电极(如像素电极、公共电极、阳极)同层设置。若绝缘层的过孔不良，则会导致第一信号引入线与第二信号引入线间的接触电阻异常(相当于断路)，影响信号传递。因此，第一信号引入线与第二信号引入线间的接触电阻也是需要检测的内容之一。为进行检测，现有方法是设置TEG(TestElementGroup，测试器件群)。也就是说，在阵列基板的非显示区中设置测试薄膜晶体管和接触电阻测试结构。如图1所示，测试薄膜晶体管的各结构与显示区中的薄膜晶体管的各结构同层设置，具体包括栅极1、源极2、漏极3、有源区4、栅绝缘层5等，且其栅极1、源极2、漏极3分别包括相应的栅极接头11(Pad)、源极接头21、漏极接头31。如图2、图3所示，接触电阻测试结构包括与第一信号引入线同层设置(或者说与栅极1同层设置)的第一电极91，以及与第二信号引入线同层设置(或者说与显示电极同层设置)的第二电极92，二者通过绝缘层5(如栅绝缘层)中的过孔51相连，并分别包括相应的第一接头911、第二接头921。其中，为与电学特性测量设备(EPM设备)相配合，测试薄膜晶体管和接触电阻测试结构中的接头总数均为4个，有部分接头备用。检测时，只要将EPM设备的探针与各接头接触，即可检测测试薄膜晶体管的性能，以及第一电极91与第二电极92间的接触电阻。由于以上同层设置的要求，故测试薄膜晶体管的性能即代表显示区中薄膜晶体管的性能，第一电极91与第二电极92间的接触电阻则代表第一信号引入线与第二信号引入线间的接触电阻，对它们检测也就相当于对阵列基板相应性能的检测。当然，由于栅极接头11、附加接头等可能被覆盖在绝缘层5之下，故它们所在的位置绝缘层5应当具有开口52，以便接头与探针接触；另外，若其他接头所在位置也有其他的层覆盖，则这些层中也应具有开口。由于这些开口的设置是常规的，故在此不再详细描述。当然，在以上图1、图2中，实际也具有绝缘层5，而在图3中，还应具有衬底等其他结构，且绝缘层5可能不止一个层，但为了清楚表示与本案相关的主要结构，这些结构均未在图中示出。可见，按照现有方法，薄膜晶体管和接触电阻分别要用不同的结构进行检测，故该阵列基板中检测器件的数量多、结构复杂；且检测要在不同器件上进行，要分别进行对位等操作，检测操作麻烦、耗时长。
技术实现思路
本专利技术至少部分解决现有的阵列基板检测器件数量多、结构复杂，检测操作麻烦、耗时长的问题，提供一种可用一个结构同时实现两种检测的阵列基板及其检测方法。解决本专利技术技术问题所采用的技术方案是一种阵列基板，包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；所述测试薄膜晶体管还包括：与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。优选的是，所述附加接头与栅极同层设置且相互间隔；所述透明导电结构设于附加接头与栅极的间隔处，并通过所述绝缘层中的过孔分别与附加接头和栅极连接。优选的是，所述附加接头为透明导电结构。优选的是，所述测试薄膜晶体管的栅极包括栅极接头。优选的是，所述阵列基板还包括：用于与驱动芯片相连的第一信号引入线，所述第一信号引入线与栅极同层设置；与所述第一信号引入线相连的第二信号引入线，所述第二信号引入线与透明导电结构同层设置，所述第一信号引入线与第二信号引入线通过所述绝缘层中的过孔连接。进一步优选的是，所述阵列基板还包括：多个像素单元，所述像素单元中设有由透明导电材料构成的显示电极，所述第二信号引入线与显示电极同层设置。优选的是，所述阵列基板包括用于进行显示的显示区和显示区外的非显示区，所述测试薄膜晶体管设于非显示区中。解决本专利技术技术问题所采用的技术方案是一种上述阵列基板的检测方法，其包括：通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。优选的，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：向所述附加接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取反馈信号，根据所述反馈信号同时获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。优选的，对于具有栅极接头的阵列基板，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：向所述栅极接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取第一反馈信号，根据所述第一反馈信号获得测试薄膜晶体管的性能；向所述栅极接头和附加接头中的一个输入第三测试信号，通过其中的另一个获取第二反馈信号，根据所述第二反馈信号获得所述栅极与透明导电结构间的接触电阻。本实施例的阵列基板中，测试薄膜晶体管还包括附加接头，而附加接头与栅极间的电路中包括透明导电结构，故透明导电结构与栅极间会产生接触电阻；因此，当向附加接头加信号时，漏极接头接收的信号除与测试薄膜晶体管的性能相关外，还与透明导电结构和栅极间的接触电阻相关，故通过测试薄膜晶体管可同时对两种性能进行检测，因此该阵列基板的检测器件数量少、结构简单，检测操作简便、耗时短。附图说明图1为现有的测试薄膜晶体管的俯视结构示意图；图2为现有的接触电阻测试结构的俯视结构示意图；图3为图2中沿AA线的局部剖面结构示意图；图4为本专利技术的本文档来自技高网...

【技术保护点】
一种阵列基板，包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；其特征在于，所述测试薄膜晶体管还包括：与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。

【技术特征摘要】
1.一种阵列基板，包括测试薄膜晶体管，所述测试薄膜晶体
管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏
极分别包括源极接头、漏极接头；其特征在于，所述测试薄膜晶
体管还包括：
与所述栅极电连接的附加接头，所述附加接头与栅极的连接
电路中至少部分为透明导电结构，所述透明导电结构与栅极间设
有绝缘层，并通过绝缘层中的过孔与栅极连接。
2.根据权利要求1所述的阵列基板，其特征在于，
所述附加接头与栅极同层设置且相互间隔；
所述透明导电结构设于附加接头与栅极的间隔处，并通过所
述绝缘层中的过孔分别与附加接头和栅极连接。
3.根据权利要求1所述的阵列基板，其特征在于，
所述附加接头为透明导电结构。
4.根据权利要求1所述的阵列基板，其特征在于，
所述测试薄膜晶体管的栅极包括栅极接头。
5.根据权利要求1所述的阵列基板，其特征在于，还包括：
用于与驱动芯片相连的第一信号引入线，所述第一信号引入
线与栅极同层设置；
与所述第一信号引入线相连的第二信号引入线，所述第二信
号引入线与透明导电结构同层设置，所述第一信号引入线与第二
信号引入线通过所述绝缘层中的过孔连接。
6.根据权利要求5所述的阵列基板，其特征在于，还包括：
多个像素单元，所述像素单元中设有由透明导电材料构成的

\t显示电极，所述第二信号引入线与显示电极同层设置。
7.根据权利要求1所述的阵列基板，其特征在于，
所述阵列基板包括用于进行显示的显示区和显示区外的非显
示区，所述测试薄膜晶体管设于非显示区中。
8.一种...

【专利技术属性】
技术研发人员：郭世波，魏振，陈庆友，蒋晨晨，李继，李国栋，俞健阳，刘静，徐敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11