一种碳化硅MOSFET器件及其制备方法技术

本发明专利技术公开了一种碳化硅MOSFET器件及其制作方法，该碳化硅MOSFET器件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个元胞包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓冲层、一个N+衬底、漏极和隔离介质。本发明专利技术的工艺步骤中，接触区域开孔、蒸发接触金属并剥离使用的光刻板不仅在源极区域有图形，在栅极pad区域也存在图形。

【技术实现步骤摘要】

本专利技术涉及碳化硅半导体器件制备领域，具体涉及一种碳化硅MOSFET器件及其制备方法。本专利技术是一种优化碳化硅MOSFET制备流程的工艺方法。
技术介绍
碳化硅(SiC)具有优良的物理和电学特性，具有宽禁带、高热导率、高击穿场强、高饱和电子漂移速率以及良好的化学稳定性、极强的抗辐照能力和机械强度等优点。因此，SiC成为研制高温、大功率、高频功率器件的理想材料，具有广泛的应用前景。SiC可以通过热氧化生成二氧化硅，因此能够利用SiC材料制备低导通电阻，高开关速度的MOSFET器件。由于SiC基功率器件在材料成本及制备成本上远高于硅基功率器件，大大阻碍了SiC基功率器件的发展与应用。鉴于此，需要对碳化硅MOSFET器件的结构和工艺流程进行优化改进，在保证MOSFET性能的基础上，尽量减少器件制备中所需光刻板数目和光刻次数，降低器件制备难度及成本。
技术实现思路
(一)要解决的技术问题本专利技术的目的在于解决目前SiC基MOSFET器件制备成本较高且工艺流程复杂等问题。(二)技术方案本专利技术提出的碳化硅MOSFET器件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个所述元胞包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓冲层、一个N+衬底、漏极和隔离介质，其中，所述栅极(1)与源极(3)位于器件的正面，所述漏极(10)位于器件的底部，所述隔离介质(11)将所述栅极(1)与所述两个源极(2)隔离，所述栅极(1)的下方为所述栅氧化层(2)；所述N+衬底(9)形成于所述漏极(10)之上，其上依次外延形成所述N+缓冲层(8)、N型漂移层(7)；所述N型漂移层(7)顶部左右两侧分别为一个P+基区(6)，紧邻所每个述P+基区(6)分别有一个N+源区(5)，紧邻的一个P+基区(6)及一个N+源区(5)作为组合包裹于一个P型阱区(4)；所述栅氧化层(2)位于所述N型漂移层(7)之上并部分延伸至所述N+源区(5)之上，所述源极(3)覆盖部分所述P+源区(5)及全部的P+基区(6)。根据本专利技术的具体实施方式，所述N+源区(5)、P+基区(6)均为重掺杂。根据本专利技术的具体实施方式，所述P型阱区(4)分为阱区上部(4a)和阱区下部(4b)两部分，所述阱区上部4a的掺杂浓度在1E15cm-3至5E17cm-3之间，所述阱区下部4b的掺杂浓度在5E17cm-3至1E19cm-3之间。本专利技术提出的碳化硅MOSFET器件的制备方法，用于制造如上述的碳化硅MOSFET器件，包括以下工艺步骤：步骤S1：清洗晶片；步骤S2：光刻刻蚀在所述晶片上形成划片槽；步骤S3：排布自对准工艺所需多晶硅，离子注入阱区；步骤S4：氧化多晶硅并蒸发金属，光刻剥离后离子注入源区；步骤S5：光刻腐蚀形成基区窗口，离子注入形成基区；步骤S6：光刻腐蚀形成终端窗口，离子注入形成JTE终端；步骤S7：高温激活退火；步骤S8：栅氧氧化；步骤S9：栅电极刻蚀；步骤S10，淀积隔离介质；步骤S11，接触区域开孔，蒸发接触金属并剥离；步骤S12，蒸发pad金属，剥离形成pad区域。根据本专利技术的具体实施方式，所述步骤S11中使用的光刻板(m6)不仅在源极区域有图形，在栅极pad区域也存在图形。根据本专利技术的具体实施方式，所述步骤S4中形成源区离子注入掩膜和步骤S5中基区离子注入掩膜采用相同的光刻板(m3)，减少光刻板数目。根据本专利技术的具体实施方式，在所述步骤S11中，源极N型欧姆接触和P型欧姆接触通过Ni/Ti/Al金属同时形成。(三)有益效果本专利技术通过优化器件结构及工艺步骤，减少器件制备的工艺流程、光刻板数目和光刻次数。附图说明图1是依照本专利技术的单个碳化硅MOSFET元胞结构示意图；图2是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤2中阱区离子注入示意图；图3是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤3中源区离子注入示意图；图4是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤5中基区离子注入示意图；图5是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤9中形成栅极结构示意图；图6a是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤11中ICP刻蚀之前示意图；图6b是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤11中ICP刻蚀之后示意图；图7a是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤11中蒸发Ni/Ti/Al之后示意图；图7b是依照本专利技术实施例的单个碳化硅MOSFET制备工艺中，步骤11中蒸发剥离接触金属之后示意图。具体实施方式本专利技术的技术方案是从器件结构、器件性能、工艺难度、器件成本等方面综合考虑，通过多次复用光刻板，将SiCMOSFET制备所需的总光刻板数目减少至七块，降低了器件制备的成本。图1是依照本专利技术的单个碳化硅MOSFET元胞结构示意图。如图1所示，本专利技术所述的SiC基MOSFET器件元胞包括：1)一个栅极；2)一个栅氧化层；3)两个源极；4)两个P型阱区；5)两个N+源区；6)两个P+基区；7)一个N型漂移层；8)一个N+缓冲层；9)一个N+衬底；10)漏极；11)隔离介质；12)互联金属。其中栅极1与源极3位于器件的正面即外延晶片的(000)晶面之上，漏极10位于器件的底部；栅极下方为栅氧化层2；N+衬底9之上依次外延形成N+缓冲层8和N型漂移层7，在N型漂移层7顶部左右两侧为P+基区6，紧邻P+基区6为N+源区5；P型阱区4包裹P+基区6及N+源区5；栅氧化层2位于N型漂移层7之上并部分延伸至N+源区5之上，源极3覆盖部分P+源区5及全部的P+基区6；漏极10形成于N+衬底9的背面；隔离介质11将栅电极与源电极隔离，元胞之间通过互联金属12相连接。上述方案中N+源区5、P+基区6均为重掺杂，采用离子注入方式形成，N+源区5和P+基区6的掺杂浓度在1E19cm-3至1E21cm-3之间。P型阱区4分为上部4a和下部4b两部分，采用离子注入的方式形成，阱区上部4a的掺杂浓度在1E15cm-3至5E17cm-3之间，阱区下部4b的掺杂浓度在5E17cm-3至1E19cm-3之间。所有的离子注入在500℃以上进行，并采用高温激活退火，退火温度在1500℃以上本文档来自技高网...

【技术保护点】
一种碳化硅MOSFET器件，其特征在于，该碳化硅MOSFET器件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个所述元胞包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓冲层、一个N+衬底、漏极和隔离介质，其中，所述栅极(1)与源极(3)位于器件的正面，所述漏极(10)位于器件的底部，所述隔离介质(11)将所述栅极(1)与所述两个源极(2)隔离，所述栅极(1)的下方为所述栅氧化层(2)；所述N+衬底(9)形成于所述漏极(10)之上，其上依次外延形成所述N+缓冲层(8)、N型漂移层(7)；所述N型漂移层(7)顶部左右两侧分别为一个P+基区(6)，紧邻所每个述P+基区(6)分别有一个N+源区(5)，紧邻的一个P+基区(6)及一个N+源区(5)作为组合包裹于一个P型阱区(4)；所述栅氧化层(2)位于所述N型漂移层(7)之上并部分延伸至所述N+源区(5)之上，所述源极(3)覆盖部分所述P+源区(5)及全部的P+基区(6)。

【技术特征摘要】
1.一种碳化硅MOSFET器件，其特征在于，该碳化硅MOSFET器
件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个所述元胞
包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓
冲层、一个N+衬底、漏极和隔离介质，其中，
所述栅极(1)与源极(3)位于器件的正面，所述漏极(10)位于器
件的底部，所述隔离介质(11)将所述栅极(1)与所述两个源极(2)隔
离，所述栅极(1)的下方为所述栅氧化层(2)；
所述N+衬底(9)形成于所述漏极(10)之上，其上依次外延形成所
述N+缓冲层(8)、N型漂移层(7)；
所述N型漂移层(7)顶部左右两侧分别为一个P+基区(6)，紧邻所
每个述P+基区(6)分别有一个N+源区(5)，紧邻的一个P+基区(6)及
一个N+源区(5)作为组合包裹于一个P型阱区(4)；
所述栅氧化层(2)位于所述N型漂移层(7)之上并部分延伸至所述
N+源区(5)之上，所述源极(3)覆盖部分所述P+源区(5)及全部的
P+基区(6)。
2.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，所述
N+源区(5)、P+基区(6)均为重掺杂。
3.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，所述
P型阱区(4)分为阱区上部(4a)和阱区下部(4b)两部分，所述阱区上
部4a的掺杂浓度在1E15cm-3至5E17cm-3之间，所述阱区下部4b的掺杂
浓度在5E17cm-3至1E...

【专利技术属性】
技术研发人员：田丽欣，温正欣，张峰，赵万顺，王雷，刘兴昉，闫果果，孙国胜，曾一平，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11