本实用新型专利技术提供了一种以SPI为接口与DSP连接的FRAM，包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口MISO与所述DSP的端口MCBSP连接，所述SPI的端口MOSI与所述FRAM的端口SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，所述SPI的外部可并行连接多个所述FRAM，所述FRAM的型号为FM25H20。本实用新型专利技术所述的FRAM以SPI为接口与DSP相连，不但节省了DSP的I/O空间，还大大提高了DSP对非易失性存贮器的读写速度。
【技术实现步骤摘要】
本技术属于DSP数字信号处理系统领域，尤其是涉及一种以SPI为接口与DSP连接的FRAM。
技术介绍
数字信号处理是研究用数字方法对信号进行分析、变换、滤波、检测、调制、解调以及快速算法的一门技术学科。在这个处理过程当中，需要一些非易失性存贮介质来保存数据。传统方法多为(如图1所示)在EMIF口上外接NORFLASH来存储这些数据，众所周知NOR FLASH的读写速度是很慢的；或者(如图2所示)在EMIF□上外接并行的FRAM，这种方法虽然有效的解决了读写速度问题，但是大部分DSP的EMIF接口都很紧张。
技术实现思路
有鉴于此，本技术旨在提出一种以SPI为接口与DSP连接的FRAM，以节省DSP的I/O端口及空间，提高DSP对非易失性存贮器的读写速度。为达到上述目的，本技术的技术方案是这样实现的:包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口主机输入数据线MISO与所述DSP的端口 MCBSP连接，所述SPI的端口主机输出数据线MOSI与所述FRAM的端口 SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，多个所述FRAM可以并行连接在SPI的输出端口上。进一步的，所述SPI的主机输出数据线MOSI可并行连接多个所述FRAM的端口S0。进一步的，所述FRAM的型号为FM25H20。相对于现有技术，本技术所述的一种以SPI为接口与DSP连接的FRAM，具有以下优势:(I)本技术所述的以SPI为接口与DSP连接的FRAM，可以节省DSP的I/0端口及空间，大大提高了DSP的利用率。(2)本技术所述的SPI的输出端口上可并行连接多个FRAM，人们可根据DSP处理数据的大小，对FRAM的个数进行设置，即提高运算速度又避免空间浪费，更具人性化。(3)本技术所述的FRAM为FM25H20，代替了原有的NOR FLASH，有效提高了DSP对非易失性存储器读写速度。【附图说明】构成本技术的一部分的附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中:图1为所述的背景文件中EMIF口上外接NORFLASH连接示意图；图2为所述的背景文件中EMIF口上外接并行的FRAM连接示意图；图3为本技术实施例所述的DSP与SPI连接示意图；图4为本技术实施例所述的SPI与多个FRAM并行连接示意图。【具体实施方式】需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。一种以SPI为接口与DSP连接的FRAM，如图3所示，包括DSP和SPI，所述DSP的端口GP1作为片选端口与SPI上的端口主机输入数据线/SS连接，所述DSP的一个I/O端口作为时钟信号与SPI的时钟信号SCLK连接，所述DSP的端口 MCBSP与所述SPI的主机输入数据线MISO相连。如图4所示，包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口主机输入数据线MISO与所述DSP的端口 MCBSP连接，所述SPI的端口主机输出数据线MOSI与所述FRAM的端口 SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，多个所述FRAM可以并行连接在SPI的输出端口上，所述FRAM的型号为FM25H20。所述SPI的主机输出数据线MOSI可并行连接多个所述FRAM的端口 S0，所述DSP为主设备用于控制SPI的时钟信号SCLK和片选信号/SS。本技术的工作原理为:所述DSP的端口GP1发出一个低电平给所述SPI的片选信号/SS，对所述SPI进行片选，然后所述SPI的片选信号/SS对其外部连接的所述FRAM上的片选信号/CS进行片选，来选择将数据存储到哪个FRAM;所述DSP的一个I/O端口作为时钟信号控制所述SPI的SCLK，在SCLK引脚上输出低/高电平，同时所述SPI的串行时钟线SCLK将收到的DSP的时钟信号传递到刚才片选的所述FRAM上的时钟信号SCK，此时在SCK的引脚上输出低/高电平;所述DSP通过端口MCBSP和所述SPI的主机输入数据线MISO将数据传递到SPI，SPI通过管脚主机输出数据线MOSI发送到刚才片选的FRAM上的端口 SO处;此时，所述DSP上的数据则通过所述SPI在所述片选的FRAM上进行处理。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。【主权项】1.一种以SPI为接口与DSP连接的FRAM，其特征在于:包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口主机输入数据线MISO与所述DSP的端口 MCBSP连接，所述SPI的端口主机输出数据线MOSI与所述FRAM的端口 SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，多个所述FRAM可以并行连接在SPI的输出端口上。2.根据权利要求1所述的一种以SPI为接口与DSP连接的FRAM，其特征在于:所述SPI的主机输出数据线MOSI可并行连接多个所述FRAM的端口 S0。3.根据权利要求1所述的一种以SPI为接口与DSP连接的FRAM，其特征在于:所述FRAM的型号为FM25H20。【专利摘要】本技术提供了一种以SPI为接口与DSP连接的FRAM，包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口MISO与所述DSP的端口MCBSP连接，所述SPI的端口MOSI与所述FRAM的端口SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，所述SPI的外部可并行连接多个所述FRAM，所述FRAM的型号为FM25H20。本技术所述的FRAM以SPI为接口与DSP相连，不但节省了DSP的I/O空间，还大大提高了DSP对非易失性存贮器的读写速度。【IPC分类】G06F3/06【公开号】CN205334447【申请号】CN201521123636【专利技术人】王睿 【申请人】天津浩丞恒通科技有限公司【公开日】2016年6月22日【申请日】2015年12月28日本文档来自技高网...
【技术保护点】
一种以SPI为接口与DSP连接的FRAM，其特征在于：包括DSP、SPI和FRAM，所述SPI作为DSP和FRAM的媒介，SPI的端口主机输入数据线MISO与所述DSP的端口MCBSP连接，所述SPI的端口主机输出数据线MOSI与所述FRAM的端口SO相连，所述SPI的串行时钟线SCLK连接所述FRAM上的时钟信号SCK，所述SPI的片选信号/SS连接所述FRAM上的片选信号/CS，多个所述FRAM可以并行连接在SPI的输出端口上。
【技术特征摘要】
【专利技术属性】
技术研发人员：王睿，
申请(专利权)人：天津浩丞恒通科技有限公司，
类型：新型
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。