一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极和包围所述虚拟栅极的层间介电层；步骤S2：去除所述虚拟栅极，然后形成金属栅极，以覆盖所述层间介电层，其中，所述金属栅极的顶部形成有凹槽；步骤S3：在所述金属栅极上形成缓冲层，以覆盖所述金属栅极并部分填充所述凹槽，接着平坦化所述缓冲层，其中所述缓冲层与所述金属栅极具有不同的平坦化速率；步骤S4：重复步骤S3至所述凹槽变平坦为止。本发明专利技术的优点在于：(1)金属栅极平坦化工艺中具有更好的工艺窗口。(2)对于金属残留具有更好的工艺窗口。(3)所述半导体器件具有更好的可靠性和重复性。

【技术实现步骤摘要】
一种半导体器件及其制备方法、电子装置
本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸、以提高它的速度来实现的。目前，追求高器件密度、高性能和低成本的半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到更低纳米级别时，半导体器件的制备收到各种物理极限的限制。当半导体器件的尺寸降到更低纳米级别时，器件中栅极关键尺寸(gateCD)相应的缩小为24nm。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将高K金属栅极替代多晶硅栅极的解决方案。目前“后栅极(high-K&gatelast)”工艺为形成高K金属栅极的一个主要工艺。使用“后栅极(high-K&gatelast)”工艺形成高K金属栅极的方法包括：提供基底，所述基底上形成有虚拟栅结构(dummygate)、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；以所述虚拟栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述虚拟栅结构后形成沟槽；最后对所述沟槽填充高K介质和金属层，以形成高K金属栅。上述方法在沉积金属层之后，SRAM密度区和焊盘之间层间介电层的损失负载效应(lossloadingeffect)，使金属层的CMP成为该制备工艺中的挑战，由于不同的工具状态、抛光速度以及焊盘导致层间介电层的损失有很大的不同，在后续步骤中由于介电层的损失、金属残留最终引起不必要的短路，从而使器件的性能和良率降低。因此，需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极和包围所述虚拟栅极的层间介电层；步骤S2：去除所述虚拟栅极，然后形成金属栅极，以覆盖所述层间介电层，其中，所述金属栅极的顶部形成有凹槽；步骤S3：在所述金属栅极上形成缓冲层，以覆盖所述金属栅极并部分填充所述凹槽，接着平坦化所述缓冲层，其中所述缓冲层与所述金属栅极具有不同的平坦化速率；步骤S4：重复步骤S3至所述凹槽消失，得到平坦的表面为止。可选地，所述步骤S2进一步包括：步骤S21：去除所述虚拟栅极，以形成虚拟开口；步骤S22：在所述虚拟开口中依次沉积高K介电层、阻挡层和导电层，其中，在所述虚拟开口上方的所述导电层中形成有所述凹槽。可选地，在所述步骤S3中，所述缓冲层选用缓冲介电层。可选地，在所述步骤S3中，所述缓冲层选用SiO2。可选地，在所述步骤S3中，所述缓冲层的厚度为50-400埃。可选地，在所述步骤S3中，所述平坦化所述缓冲层的过抛光率为0-30％。可选地，在所述步骤S4中，在重复步骤S3时，根据所述层间介电层上所述金属栅极的厚度调节所述缓冲层的厚度，或者逐渐减小所述缓冲层的厚度，并且减小范围为50-400埃。可选地，在所述步骤S3中，所述缓冲层的厚度为300-400埃；以及在所述步骤S4中，第一次重复所述步骤S3时，所述缓冲层的厚度为200-300埃；第二次重复所述步骤S3时，所述缓冲层的厚度为100-200埃；第三次重复所述步骤S3时，所述缓冲层的厚度为80-100埃；第n次重复所述步骤S3时，所述缓冲层的厚度为10-20埃。可选地，所述方法进一步包括：步骤S5：平坦化所述金属栅极至所述层间介电层，以得到金属栅极结构。可选地，在所述步骤S4中，在所述凹槽消失之后或者在最后一次机械平坦化所述金属栅极之前，所述层间介电层上剩余1-100埃的金属栅极材料，所述方法还进一步包括回蚀刻的步骤。可选地，在所述最后一次的机械平坦化或者所述回蚀刻步骤中，将所述平坦的表面向下平移，以露出所述层间介电层的表面。可选地，在所述步骤S1中，所述虚拟栅极包括NMOS虚拟栅极和PMOS虚拟栅极；在所述NMOS虚拟栅极和所述PMOS虚拟栅极的侧壁上还形成有间隙壁；在所述NMOS虚拟栅极和所述PMOS虚拟栅极的两侧的所述半导体衬底中还形成有应力层和/或接触孔蚀刻停止层。本专利技术还提供了一种基于上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，通过重复的执行沉积缓冲层然后平坦化的步骤，以在形成金属栅极之后去除金属栅极中存在的凹槽，所述方法可以减小所述层间介电层上所述金属栅极去除的厚度，同时还可以极大的改善平坦化引起的焊盘和SRAM密度之间的负载效应，能够更好的平衡金属残留风险和负载效应。此外，在最终平坦化或回蚀刻所述金属栅极之前，所述缓冲层具有平坦的表面，可以更好的解决金属残留的问题，同时提高了更厚金属栅极高度的工艺窗口。本专利技术的优点在于：(1)金属栅极平坦化工艺中具有更好的工艺窗口。(2)对于金属残留具有更好的工艺窗口。(3)所述半导体器件具有更好的可靠性和重复性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1k为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图2为本专利技术一具体地实施中所述半导体器件的制备的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极和包围所述虚拟栅极的层间介电层；步骤S2：去除所述虚拟栅极，然后形成金属栅极，以覆盖所述层间介电层，其中，所述金属栅极的顶部形成有凹槽；步骤S3：在所述金属栅极上形成缓冲层，以覆盖所述金属栅极并部分填充所述凹槽，接着平坦化所述缓冲层，其中所述缓冲层与所述金属栅极具有不同的平坦化速率；步骤S4：重复步骤S3至所述凹槽消失，得到平坦的表面为止。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极和包围所述虚拟栅极的层间介电层；步骤S2：去除所述虚拟栅极，然后形成金属栅极，以覆盖所述层间介电层，其中，所述金属栅极的顶部形成有凹槽；步骤S3：在所述金属栅极上形成缓冲层，以覆盖所述金属栅极并部分填充所述凹槽，接着平坦化所述缓冲层，其中所述缓冲层与所述金属栅极具有不同的平坦化速率；步骤S4：重复所述步骤S3至所述凹槽消失，得到平坦的表面为止。2.根据权利要求1所述的方法，其特征在于，所述步骤S2进一步包括：步骤S21：去除所述虚拟栅极，以形成虚拟开口；步骤S22：在所述虚拟开口中依次沉积高K介电层、阻挡层和导电层，其中，在所述虚拟开口上方的所述导电层中形成有所述凹槽。3.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述缓冲层选用缓冲介电层。4.根据权利要求1或3所述的方法，其特征在于，在所述步骤S3中，所述缓冲层选用SiO2。5.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述缓冲层的厚度为50-400埃。6.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述平坦化所述缓冲层的过抛光率为0-30％。7.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，在重复步骤S3时，根据所述层间介电层上所述金属栅极的厚度调节所述缓冲层的厚度，或者逐渐减小所述缓冲层的厚度，并且减小范围为50-400埃。8.根...

【专利技术属性】
技术研发人员：王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31