一种横向SOI功率LDMOS制造技术

本发明专利技术属于半导体功率器件技术领域，涉及一种横向SOI功率LDMOS。与现有结构相比，本发明专利技术的功率LDMOS具有三维栅极结构，栅极延伸至漂移区的槽栅场板部分与漂移区的之间的氧化层厚度从栅极到漏端逐渐变化。在正向导通状态下，槽栅形成侧面沟道，显著降低器件沟道电阻；在位于漂移区部分形成电子积累层，构成电流低阻通道，显著降低器件漂移区电阻；两方面都降低器件的比导通电阻。正向阻断状态，延伸至漂移区的槽栅场板部分，对漂移区有耗尽作用，提高漂移区浓度，使得器件的漂移区电阻降低。由于开态电流大部分流经电荷积累层，本发明专利技术的比导通电阻几乎不受漂移区掺杂浓度影响，有效缓解了器件的比导通电阻Ron,sp与耐压BV之间2.5次方的矛盾关系。

【技术实现步骤摘要】

【技术保护点】
一种横向SOI功率LDMOS，包括衬底层(1)和位于衬底层(1)上表面的介质埋层(2)；所述介质埋层(2)上表面的一端具有P型半导体体区(3)，介质埋层(2)上表面的另一端具有N型半导体漏区(11)；在P型半导体体区(3)与N型半导体漏区(11)之间的介质埋层(2)上表面具有漂移区(10)；所述P型半导体体区(3)上表面远离漂移区(10)的一侧具有P型半导体重掺杂接触区(4)和N型半导体重掺杂源区(5)，P型半导体重掺杂接触区(4)和N型半导体重掺杂源区(5)相互独立且N型半导体重掺杂源区(5)位于靠近漂移区(10)的一侧；所述P型半导体体区(3)上表面具有栅介质层(6)，在横向，栅介质层(6)的一端与重掺杂源区(5)接触，另一端与有漂移区(11)表面接触，沿器件纵向方向，所述栅介质层(6)位于P型半导体体区(3)中部；所述栅介质层(6)上表面具有栅导电材料(7)，栅导电材料(7)上表面接栅极金属，P型半导体重掺杂体接触区(4)和N型半导体重掺杂源区(5)上表面接源极金属，N型半导体漏区(12)上表面接漏极金属；其特征在于，沿器件纵向方向，LDMOS器件的上层嵌入设置有隔离介质层(9)；所述隔离介质层(9)位于栅介质层(6)正下方的P型半导体体区(3)的两侧，且两侧的隔离介质层(9)沿栅介质层(9)的横向中线呈对称设置；沿器件横向方向，隔离介质层(9)一侧的侧面同时与N型半导体重掺杂源区(5)和P型半导体体区(3)接触，隔离介质层(9)另一侧的侧面与N型半导体漏区(12)接触；沿器件纵向方向，隔离介质层(9)与位于栅介质层(6)下方的P型半导体体区(3)及漂移区(11)接触；在隔离介质层(9)中具有凹槽；所述凹槽中填充有导电材料(8)；所述导电材料(8)的侧面通过隔离介质层(9)与P型半导体体区(3)、N型半导体重掺杂源区(5)、漂移区(10)和N型半导体漏区(11)隔离，导电材料(8)的下表面与介质埋层(2)接触；所述导电材料(8)与栅极金属电气连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，吴俊峰，马达，魏杰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51