制作发光二极管封装结构的方法以及发光二极管元件技术

一种制作发光二极管封装结构的方法及发光二极管元件，该方法包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。此外，本发明专利技术另一实施例提供一种发光二极管元件。本发明专利技术提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本。

【技术实现步骤摘要】
制作发光二极管封装结构的方法以及发光二极管元件本申请为分案申请，其母案申请的申请号为201110133003.9，申请日为2011年05月18日，专利技术名称为“制作发光二极管封装结构的方法以及发光二极管元件”。
本专利技术涉及一种半导体元件及其制作方法，且尤其涉及发光二极管封装结构的制作方法以及发光二极管元件。
技术介绍
对发光二极管的P/N结施加电压可使发光二极管发光。发光二极管元件可广泛地使用在各种应用中，例如指示器(indicator)、招牌、光源、以及其他种类的照明元件。可制作并进一步封装发光二极管元件以用于各种应用。一般而言，发光二极管的封装方法包括将多个发光二极管芯片分别接合至封装基板，然而，当发光二极管芯片的尺寸缩小时，这种封装方法并不符合成本效益并且存在许多工艺上的挑战。举例来说，随着发光二极管芯片的尺寸日益缩小，以打线接合的方式电性连接发光二极管芯片与对应的封装基板变得愈来愈困难，而这限制了打线接合工艺在小尺寸的发光二极管芯片的应用。再者，用以互相连接的打线接合工艺为一连续工艺(sequentialprocess)，随着打线接合的数量增加，该连续工艺所需的组装时间(assemblytime)会随之增加。此外，打线的长度会降低发光二极管封装的电性与光学特性。因此，急需一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本的发光二极管封装结构及其制作方法。
技术实现思路
为克服现有技术的缺陷，本专利技术一实施例提供一种制作发光二极管封装结构的方法，包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。本专利技术另一实施例提供一种制作发光二极管封装结构的方法，包括提供多个彼此分离的发光二极管芯片，其中各发光二极管芯片包括位于一生长基板上的一n型掺杂层、一量子阱有源层、一p型掺杂层与一p型接触金属层；将彼此分离的发光二极管芯片的p型接触金属层接合至一基板；自彼此分离的发光二极管芯片移除生长基板；沉积一隔离层在彼此分离的发光二极管芯片与基板上；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的多个部分以及基板的多个部分；沉积一内连线层在隔离层与导孔开口上，以形成多个电性连接结构在各发光二极管芯片的n型掺杂层与基板之间；在各发光二极管芯片上形成一荧光粉层与一透镜；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。本专利技术又一实施例提供一种发光二极管元件，包括一基板，包括一接点与一电极；一发光二极管芯片，经由接点接合至基板；一隔离层，配置在发光二极管芯片与基板上，其中隔离层包括多个导孔开口以暴露出发光二极管芯片的多个部分与基板的电极；以及一内连线层，配置在隔离层与导孔开口上，以电性连接发光二极管芯片与基板的电极。本专利技术提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本。附图说明图1-5示出本专利技术一个或多个实施例的一具有发光二极管芯片的半导体结构在各芯片级封装步骤的剖面图。图6示出本专利技术的一个或多个实施例的图1-5的半导体结构中的一发光二极管的剖面图。图7-8示出本专利技术另一实施例的具有发光二极管芯片的半导体结构在各芯片级封装步骤的剖面图。其中，附图标记说明如下：100～半导体结构；102、102a、102b～发光二极管芯片；106～封装基板；112～发光二极管、发光二极管元件；114～承载基板；116～顶电极；118～底电极；120～导电层；126～硅芯片；128、130～薄介电膜；132～穿硅导孔；134～薄介电材料层；136、138～金属结构；140～隔离层；142～导孔开口、开口；144～内连线结构、重布线路；146～荧光粉；148～透镜；152～p型掺杂半导体层；154～n型掺杂半导体层；156～多重量子阱；158、160～半导体材料膜；166～半导体结构。具体实施方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。可以了解的是，下述内容将提供许多不同的实施例，或是例子，以实施不同实施例的不同的特征。成分(或构件)与排列的特定例子如下所述以简化本说明书。当然，在此仅用以作为范例，并非用以限定本专利技术。本说明书在不同实施例中可能使用重复的标号及/或标示。此重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。图1-5示出本专利技术一个或多个实施例的一具有发光二极管芯片的半导体结构100在各芯片级封装步骤的剖面图。图6示出本专利技术的一实施例的一发光二极管的剖面图。请参照图1-6，在此一并描述半导体结构100及其制作方法。请参照图1，半导体结构100包括多个发光二极管芯片102，这些发光二极管芯片102接合一芯片级的封装基板106。在本实施例中，以二个发光二极管芯片102a、102b为例。各发光二极管芯片102包括一发光二极管112与一承载基板114。发光二极管112包括一n型掺杂半导体层与一p型掺杂半导体层，n型掺杂半导体层与p型掺杂半导体层构成一PN结，以在运作时发光。在本实施例中，发光二极管112更包括一多重量子阱(multiplequantumwell，MQW)夹在PN结中，以调整特性与提升性能。各发光二极管芯片102更包括一顶电极116(例如一n型接点)与一底电极(例如一p型接点)118，其分别连接至n型与p型掺杂半导体层。承载基板114邻近底电极118。在一实施例中，承载基板114为一重度掺杂硅基板，其用以提供发光二极管芯片机械强度、电性耦接路径与导热路径。发光二极管芯片102可更包括一额外的导电层120(也可称为一第二p型接点)，材质例如为金属，以在芯片级封装工艺中降低接触阻抗并提升与封装基板106的接合效果(bondingeffect)。封装基板106包括一硅芯片126。封装基板106更包括分别形成在硅芯片126的顶面与底面上的薄介电膜128、130。薄介电膜128、130可包括氧化硅、氮化硅、氮氧化硅、碳化硅、类钻碳(diamond-likecarbon)、或其他适合的介电材料。在本实施例中，薄介电膜128、130包括氧化硅，其形成方法包括热氧化法、化学气相沉积法、或其他适合的方法。各种穿硅导孔(through-siliconvias，TSVs)132形成在硅芯片126中，以电性连接发光二极管芯片102的电极。在一实施例中，穿硅导孔132包括导电材料，例如铜或其他适合的金属/金属合金。可以包括蚀刻步骤与沉积步骤的工艺形成穿硅导孔132。沉积的方法可包括物理气相沉积、电镀、前述的组合、或其他适合的方法。穿硅导孔132可还包括一薄介电材料层134，其形成在导孔的侧壁上以电性分隔穿硅导孔132与硅芯片126。薄介电材料层134可包括氧化硅、氮化硅、氮氧化硅、碳化硅、类钻碳、或其他适合的介电材料。在本实施例中，薄介电本文档来自技高网...

【技术保护点】
一种发光二极管元件，包括：发光二极管芯片，包含顶面及位于该顶面上的顶电极；第一金属结构；隔离层，配置在该顶面及该第一金属结构上，并包括多个导孔开口以暴露出该顶电极以及至少部分的该第一金属结构；内连线层，配置在该隔离层与该多个导孔开口上，以电性连接该顶电极与该第一金属结构；以及荧光粉层，位于该顶面上，并覆盖该内连线层与该隔离层。

【技术特征摘要】
2011.01.13 US 13/005,7311.一种发光二极管元件，包括：发光二极管芯片，包含顶面及位于该顶面上的顶电极；第一金属结构；隔离层，配置在该顶面及该第一金属结构上，并包括多个导孔开口以暴露出该顶电极以及至少部分的该第一金属结构；内连线层，配置在该隔离层与该多个导孔开口上，以电性连接该顶电极与该第一金属结构；以及荧光粉层，位于该顶面上，并覆盖该内连线层与该隔离层；其中，该荧光粉层与该顶电极被该隔离层或该内连线层所分隔。2.如权利要求1所述的发光二极管元件，其中该发光二极管芯片还包含侧壁，该内连线层与该隔离层配置该侧壁上。3.如权利要求2所述的发光二极管...

【专利技术属性】
技术研发人员：夏兴国，余致广，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71