鳍结构及其制造方法技术

本发明专利技术提出了一种鳍结构的制造方法，包括步骤：提供硅衬底；在硅衬底的表面上形成孔；在硅衬底上形成外延的鳍，该鳍包括III族或V族的半导体材料层。本发明专利技术中的孔使得硅衬底表面的部分晶格发生变形，在其上形成不同族的外延的鳍后，可以吸收部分由于晶格不匹配造成的应力，释放硅与外延层间的应力。

【技术实现步骤摘要】
鳍结构及其制造方法
本专利技术属于半导体制造领域，尤其涉及一种鳍结构及其制造方法。
技术介绍
随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。为了克服短沟道效应，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，该种器件利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。在鳍式场效应晶体管的制造工艺中，通常通过刻蚀硅衬底来形成硅鳍，为了提高沟道的载流子迁移率，通常会在在鳍上外延III-V族的半导体材料。然而，问题在于，由于III-V族的半导体材料与硅之间存在晶格的不匹配，彼此之间存在着应力作用，难以在硅鳍上形成III-V族的半导体层。
技术实现思路
本专利技术的目的在于克服现有技术中的不足，提供一种鳍结构及其制造方法，减小不同族材料间应力。为实现上述目的，本专利技术的技术方案为：一种鳍结构的制造方法，包括步骤：提供硅衬底；在硅衬底的表面上形成孔；在硅衬底上形成外延的鳍，该鳍包括III族或V族的半导体材料层；在鳍的侧壁上形成侧墙的保护层，进行氧化工艺，以在衬底表面和鳍的顶面上形成氧化层；去除保护层以及鳍顶面的氧化层，以形成鳍结构。可选的，在形成外延的鳍后，还包括步骤：将鳍的侧壁覆盖保护层；进行氧化工艺，以在衬底表面形成氧化层；去除保护层及鳍顶面的氧化层。可选的，所述硅衬底中具有P型掺杂，采用电化学刻蚀法，在硅衬底的表面上形成孔。可选的，电化学刻蚀法的电解液为HF和乙醇的混合溶液，HF与乙醇的混合比例为1:1。可选的，在形成孔之前，还包括步骤：对衬底进行倾斜角度的P型掺杂。可选的，倾斜角度为6°。可选的，在硅衬底上形成外延的鳍的步骤包括：在硅衬底上依次外延生长外延缓冲层和外延层，外延层为III族或V族的半导体材料层；图案化外延缓冲层和外延层，以形成鳍。此外，本专利技术还提供了一种鳍结构，包括：硅衬底，硅衬底的表面上具有孔；硅衬底上的外延的鳍，该外延的鳍包括III族或V族的半导体材料层。可选的，所述外延的鳍包括外延缓冲层及其上的外延层，外延层为III族或V族的半导体材料层。此外，本专利技术还提供了另一种鳍结构，包括：硅衬底，硅衬底的表面上具有孔；硅衬底上的外延的鳍，该外延的鳍包括III族或V族的半导体材料层；氧化层，形成在硅衬底与鳍之间且填充孔。本专利技术的鳍结构及其制造方法，在硅衬底的表面上形成了孔，孔使得硅衬底表面的部分晶格发生变形，在其上形成不同族的外延的鳍后，可以吸收部分由于晶格不匹配造成的应力，释放硅与外延层间的应力。附图说明为了更清楚地说明本专利技术实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为根据本专利技术的鳍结构的制造方法流程图；图2-图8A为根据本专利技术实施例制造鳍式场效应晶体管的各个制造过程中的器件结构示意图，其中，图2-图8为俯视图，图2A-8A为相应的俯视图的AA向截面示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本专利技术提出了一种鳍结构的制造方法，包括：提供硅衬底；在硅衬底的表面上形成孔；在硅衬底上形成外延的鳍，该鳍包括III族或V族的半导体材料层。在专利技术中，硅衬底的表面上形成了孔，孔使得硅衬底表面的部分晶格发生变形，在其上形成不同族的外延的鳍后，可以吸收部分由于晶格不匹配造成的应力，释放硅与外延层间的应力。为了更好的理解本专利技术的技术方案和技术效果，以下将结合具体的流程示意图图1对具体的实施例进行详细的描述。首先，在步骤S01，提供硅衬底100，参考图2和图2A(图2的AA向截面示意图)所示。在本专利技术实施例中，硅衬底100可以为体硅衬底、SOI衬底等衬底，硅衬底还可以为还有硅层的叠层衬底，其中，在硅层之上形成器件。在本实施例中，所述硅衬底100为体硅衬底。而后，在步骤S02，在硅衬底的表面上形成孔，参考图3和图3A(图3的AA向截面示意图)所示。在本实施例中，采用电化学刻蚀法，在硅衬底100的表面上刻蚀出孔112，具体的，实施例中采用P型掺杂的硅衬底，可以通过进行P型的掺杂来获得P型衬底，优选的，对硅衬底进行倾斜角度为6°的掺杂，掺杂粒子例如为B、Ga或In等，接着，采用电化学刻蚀法进行刻蚀，电解液为HF和乙醇的混合溶液，HF与乙醇的混合比例为1:1，将上述器件放置于电解液中，在进行电化学电解后，在硅衬底100的表面上形成了孔112，如图3和图3A所示，该孔110呈不规则的分布，孔的深度和孔径由刻蚀时间和刻蚀溶液的浓度等条件控制，孔的密度由电流的密度决定，在刻蚀后，硅鳍表面上的多孔率达到60％，或者更高。在其他实施例中，也可以采用等离子体干法刻蚀或反应离子刻蚀来形成硅衬底表面的孔，在刻蚀中，通过调整刻蚀气体的配比，例如碳氟基气体中的碳氟原子数目比、或者卤素刻蚀气体与氧化性气体之间的流速比，使得刻蚀为各向同性刻蚀，并且改变气体流量或配比，使得在各个时间点上横向刻蚀速率不相等，从而在硅衬底表面形成多孔结构。接着，在步骤S03，在硅衬底100上形成外延的鳍，该鳍包括III族或V族的半导体材料层，参考图5和图5A(图5的AA向截面示意图)所示。在本专利技术的实施例中，鳍可以为外延形成的多层或单层结构，其中包括III族或V族的半导体材料层，以在硅衬底上形成具有更高载流子迁移率的鳍，提高器件的速度和性能。在本实施例中，具体的，首先，在具有孔112的硅衬底100上外延生长外延缓冲层120，而后，继续外延生长外延层130，该外延层130为III族或V族的半导体材料层，如图4和图4A所示，在外延过程中，外延缓冲材料先将孔填满并继续生长，相较于外延层130，该外延缓冲层120具有与硅更为接近的晶格匹配能力，以缓解直接在硅上生长外延层而造成的应力失配，例如该外延缓冲层可以为SiGe等。外延层为III族或V族的半导体材料，例如为GaAs、GaN或GaInP等，该III族或V族的外延层130具有更高的载流子迁移率，使得器件具有更好的性能。接着，在外延层130上形成掩膜层140，例如氮化硅，在掩膜层140的掩蔽下进行鳍的图案化，刻蚀外延层130和外延缓冲层120，接着将掩膜层140去除，从而形成包括外延层130和外延缓冲层120的鳍，外延缓冲层下部与衬底相接的地方为不规则分布的孔凸起，即本文档来自技高网...

【技术保护点】
一种鳍结构的制造方法，其特征在于，包括步骤：提供硅衬底；在硅衬底的表面上形成孔；在硅衬底上形成外延的鳍，该鳍包括III族或V族的半导体材料层。

【技术特征摘要】
1.一种鳍结构的制造方法，其特征在于，包括步骤：提供硅衬底；在硅衬底的表面上形成孔；在硅衬底上形成外延的鳍，该鳍包括III族或V族的半导体材料层；在鳍的侧壁上形成侧墙的保护层，进行氧化工艺，以在衬底表面和鳍的顶面上形成氧化层；去除保护层以及鳍顶面的氧化层，以形成鳍结构。2.根据权利要求1所述的制造方法，其特征在于，所述硅衬底中具有P型掺杂，采用电化学刻蚀法，在硅衬底的表面上形成孔。3.根据权利要求2所述的制造方法，其特征在于，电...

【专利技术属性】
技术研发人员：钟汇才，罗军，赵超，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11