沟槽栅极沟槽场板半垂直半横向MOSFET制造技术

在描述的示例中，半导体器件(100)具有带有深沟槽结构(104)的垂直漏极延伸MOS晶体管(110)以限定垂直漂移区(108)和至少一个垂直漏极接触区(106)，所述垂直漏极接触区(106)通过深沟槽结构(104)的至少一个实例与垂直漂移区(108)分开。掺杂剂被植入至垂直漏极接触区(106)，并且半导体器件(100)被退火，使得植入的掺杂剂扩散接近深沟槽结构(104)的底部。垂直漏极接触区(106)在介入中间的深沟槽结构(104)的底部处电接触至最近的垂直漂移区(108)。至少一个栅极(114)、主体区(118)和源极区(120)形成在漂移区(108)之上且在半导体器件(100)的衬底(102)的顶部表面处或接近半导体器件(100)的衬底(102)的顶部表面处。深沟槽结构(104)被隔开以形成漂移区(108)的RESURF区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体涉及半导体器件，并且具体涉及在半导体器件中的漏极延伸晶体管。
技术介绍
延伸漏极金属氧化物半导体(MOS)晶体管可以由在导通状态下晶体管的电阻、晶体管在包含晶体管的衬底的顶部表面处占据的横向面积以及限制晶体管的最大工作电势的在晶体管的漏极节点和源极节点之间的击穿电势来表征。可以期待的是，减少对于给定导通状态电阻和击穿电势的值的晶体管的面积。一种减少面积的技术是在延伸漏极中以垂直方向配置漂移区，使得漂移区中的漏极电流垂直地流至衬底的顶部表面。使用平面处理来将垂直取向漂移区集成在半导体器件中同时将制造成本和复杂性限制到所期待水平可能是有问题的。
技术实现思路
在描述的示例中，具有垂直漏极延伸MOS晶体管的半导体器件可以通过形成深沟槽结构以限定晶体管的垂直漂移区并限定接近漂移区的至少一个垂直漏极接触区而形成，所述垂直漏极接触区通过深沟槽结构的至少一个实例与垂直漂移区分开。掺杂剂被植入至垂直漏极接触区，并且半导体器件被退火，使得植入的掺杂剂扩散接近深沟槽结构的底部。垂直漏极接触区在介入中间的深沟槽结构的底部处电接触至最近的垂直漂移区。至少一个栅极、主体区以及源极区形成在漂移区之上(above)且在半导体器件的衬底的顶部表面处或接近半导体器件的衬底的顶部表面处。深沟槽结构被隔开以形成漂移区的RESURF区域。附图说明图1是具有垂直漏极延伸MOS晶体管的半导体器件的横截面图。图2是具有垂直漏极延伸MOS晶体管的另一半导体器件的横截面图。图3是具有垂直漏极延伸MOS晶体管的进一步的半导体器件的横截面图。图4是具有垂直漏极延伸MOS晶体管的另一半导体器件的横截面图。图5是具有垂直漏极延伸MOS晶体管的进一步的半导体器件的横截面图。图6A至图6E是在连续的制造阶段中半导体器件的横截面图。图7和图8是具有垂直漏极延伸MOS晶体管的半导体器件的顶视图。具体实施方式以下共同待审的专利申请在此以引用的方式并入本文中：申请No.US14/044,915；以及申请No.US14/044,926。在至少一个示例中，半导体器件可以是包含垂直漏极延伸MOS晶体管和至少一个其它晶体管的集成电路。在另一个示例中，半导体器件可以是垂直漏极延伸MOS晶体管是仅有的晶体管的分立器件。为了该描述的目的，关于晶体管的术语“电阻率”是晶体管在晶体管形成的衬底的顶部表面处占据的面积乘以当晶体管完全导通时晶体管的电阻的积。为了该描述的目的，术语“RESURF”指的是减少在邻近的半导体区域中的电场的材料。例如，RESURF区域可以是具有与邻近的半导体区域相反的导电类型的半导体区域。RESURF结构在Appels等人的“ThinLayerHighVoltageDevices”(PhilipsJ，Res.351-13，1980)中被描述。在本公开中描述的示例描述n沟道器件。对应的p沟道器件可以通过对掺杂极性作适当改变而形成。图1为具有垂直漏极延伸MOS晶体管的半导体器件的横截面图。半导体器件100在p型半导体衬底102中和在p型半导体衬底102上形成。深沟槽结构104被布置在衬底102中以限定垂直漏极延伸MOS晶体管110的至少一个n型垂直漏极接触区106和至少一个n型垂直取向漂移区108。垂直漏极接触区106由深沟槽结构104界定在至少两个相对侧上。在该示例中，垂直漏极接触区106是n型并且在深沟槽结构104的底部112之下(below)延伸。垂直漏极接触区106可以在深沟槽结构104的底部112的下方横向延伸，以将垂直取向漂移区108与如图1所示的衬底102的p型底部区域分开。在其它示例中，垂直漏极接触区106可以具有更有限的横向范围。垂直取向漂移区108为n型并在接近深沟槽结构104的底部电连接至垂直漏极接触区106。在该示例中，电连接至垂直漏极接触区106在衬底102的顶部表面处进行。至少一个栅极114和对应的栅极介电层116被布置在垂直取向漂移区108的上方。在该示例中，栅极114被布置在衬底102中的沟槽中并且在深沟槽结构104的邻近实例之间延伸。至少一个p型主体区118被布置在邻近栅极114和垂直取向漂移区108的衬底102中。至少一个n型源极区120被布置在邻近栅极114的衬底中。一个或多个可选p型主体接触区122可以在邻接主体区118的衬底102中被布置。在该示例中，电连接至源极区120和主体接触区122在衬底102的顶部表面处进行。其它的栅极配置可以在具有如图1所示的深沟槽结构104、垂直漏极接触区106以及垂直取向漂移区108的配置的垂直漏极延伸MOS晶体管110中被使用。深沟槽结构104可以是1微米至5微米深并且0.5微米至1.5微米宽。例如，2.5微米深的深沟槽结构104可以为垂直漏极延伸MOS晶体管110提供30伏特操作。4微米深的深沟槽结构104可以为垂直漏极延伸MOS晶体管110提供50伏特操作。深沟槽结构104具有介电内衬124并且可以具有可选的导电中心构件126。邻接垂直取向漂移区108的深沟槽结构104的实例可以间隔0.5微米至2微米以为垂直取向漂移区108提供RESURF区域。邻接垂直漏极接触区106的深沟槽结构104的实例可以间隔0.5微米至2.5微米。在垂直漏极延伸MOS晶体管110的操作期间，可以电偏置导电中心构件126(如果有的话)以减少垂直取向漂移区108中的峰值电场。例如，导电中心构件126可以连接至源极区120、栅极114或具有期望电势的偏置源。垂直取向漂移区108的实例邻近垂直漏极接触区106被布置。例如，如图1所示，垂直取向漂移区108的实例可以与垂直漏极接触区106交替。如图1所示，深沟槽结构104可以围绕垂直取向漂移区108。如图1所示，垂直漏极接触区106可以是连续的。以下讨论深沟槽结构104的可替代配置。形成垂直漏极延伸MOS晶体管110，使得深沟槽结构104为垂直取向漂移区108提供RESURF区域，这可以为垂直漏极延伸MOS晶体管110提供在操作电压和电阻率之间的期望的平衡。形成垂直漏极接触区106以将垂直取向漂移区108与衬底102的底部区域隔离可以期望地减少垂直漏极延伸MOS晶体管110的电阻。图2是具有垂直漏极延伸MOS晶体管的另一个半导体器件的横截面图。半导体器件200被形成在p型半导体衬底202中和p型半导体衬底202上。如参考图1所描述的，深本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：衬底，其包括具有第一导电类型的半导体；和垂直漏极延伸金属氧化物半导体晶体管即垂直漏极延伸MOS晶体管，其包括：布置在所述衬底中的至少一微米深的具有邻接所述衬底的介电内衬的深沟槽结构；具有与在所述衬底中布置的所述第一导电类型相反的第二导电类型的垂直漏极接触区，所述垂直漏极接触区通过所述深沟槽结构邻接至少两个相对侧并且被界定在至少两个相对侧上，所述垂直漏极接触区在所述深沟槽结构的底部之下延伸；具有所述第二导电类型的垂直取向漂移区，所述垂直取向漂移区被布置在所述衬底中，所述垂直取向漂移区通过所述深沟槽结构的部分与所述垂直漏极接触区横向分开，所述垂直取向漂移区在接近所述深沟槽结构的所述底部电接触至所述垂直漏极接触区；以及在所述垂直取向漂移区上方布置的具有所述第一导电类型的主体区。

【技术特征摘要】
【国外来华专利技术】2013.10.03 US 14/044,9091.一种半导体器件，其包括：
衬底，其包括具有第一导电类型的半导体；和
垂直漏极延伸金属氧化物半导体晶体管即垂直漏极延伸MOS晶体管，其包
括：布置在所述衬底中的至少一微米深的具有邻接所述衬底的介电内衬的深沟
槽结构；具有与在所述衬底中布置的所述第一导电类型相反的第二导电类型的
垂直漏极接触区，所述垂直漏极接触区通过所述深沟槽结构邻接至少两个相对
侧并且被界定在至少两个相对侧上，所述垂直漏极接触区在所述深沟槽结构的
底部之下延伸；具有所述第二导电类型的垂直取向漂移区，所述垂直取向漂移
区被布置在所述衬底中，所述垂直取向漂移区通过所述深沟槽结构的部分与所
述垂直漏极接触区横向分开，所述垂直取向漂移区在接近所述深沟槽结构的所
述底部电接触至所述垂直漏极接触区；以及在所述垂直取向漂移区上方布置的
具有所述第一导电类型的主体区。
2.根据权利要求1所述的半导体器件，其中所述垂直漏极接触区没有横向
延伸越过邻接所述垂直漏极接触区的所述深沟槽结构。
3.根据权利要求1所述的半导体器件，其中所述垂直漏极接触区横向延伸
越过邻接所述垂直漏极接触区的所述深沟槽结构。
4.根据权利要求1所述的半导体器件，其中所述垂直漏极接触区在所述垂
直取向漂移区下方横向延伸并且邻接所述垂直漏极接触区的邻近部分。
5.根据权利要求1所述的半导体器件，其中所述垂直漏极接触区由所述深
沟槽结构横向围绕，所述深沟槽结构具有闭合环路配置。
6.根据权利要求1所述的半导体器件，其中所述垂直取向漂移区由所述深
沟槽结构横向围绕，所述深沟槽结构具有闭合环路配置。
7.根据权利要求1所述的半导体器件，其中所述主体区邻接所述深沟槽结
构的部分，所述深沟槽结构的所述部分邻接与所述主体区相对的所述垂直漏极
接触区。
8.根据权利要求1所述的半导体器件，其中所述主体区通过介电材料与所
述深沟槽结构的部分横向分开，所述深沟槽结构的所述部分邻接与所述主体区
相对的所述垂直漏极接触区。
9.根据权利要求1所述的半导体器件，其中所述深沟槽结构是2.5微米至5
微米深。
10.根据权利要求1所述的半导体器件，其中：所述第一导电类型是p型；
并且所述第二半导体类型为n型。
11.一种形成半导体器件的方法，所述方法包括：
提供包括具有第一导电类型的半导体的衬底；以及
通过包括以下方法的工艺形成垂直漏极延伸MOS晶体管：将与所述第一导...

【专利技术属性】
技术研发人员：M·丹尼森，S·彭德哈卡尔，G·马图尔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US