异构混合内存架构的计算机系统及其控制方法、内存检测系统技术方案

本发明专利技术涉及一种异构混合内存架构的计算机系统，包括：内存单元，包括第一SPD芯片，并通过DIMM接口接入计算机系统；所述第一SPD芯片包括内存单元的存储容量信息；非易失性存储单元，包括第二SPD芯片，并通过DIMM接口接入计算机系统；所述第二SPD芯片包括非易失性存储单元的存储容量和存储器类别信息；BIOS单元，用于在上电自检阶段获取所述第二SPD芯片的容量信息，与所述内存单元的存储容量信息一起形成系统内存报表。还涉及一种该计算机系统的控制方法以及一种该计算机系统中的内存检测系统。上述计算机系统、控制方法以及内存检测系统可以使整个计算机系统在读写速度和成本上取得一定程度的平衡。

【技术实现步骤摘要】

本专利技术涉及计算机
，特别是涉及一种异构混合内存架构的计算机系统、一种计算机系统的控制方法以及内存检测系统。
技术介绍
针对云计算和大数据所表现出的增量速度快、时间局部性低等特点，使得以计算为中心的传统模式面临着内存容量有限、输入/输出压力大、缓存命中率低、数据处理的总体性能低等诸多挑战，难以取得性能、能耗与成本的最佳平衡，使得目前的计算机系统无法处理PB级以上的大数据。随着电阻存储器、铁电存储器、相变存储器等为代表的新兴非易失性存储介质(Non-VolatileMemory，NVM)技术的发展，使得传统的内存与存储分离的界限逐渐变得模糊，推进了存储技术的发展，为新型的内存与存储体系结构的产生打下了良好的基础。通过把新型的NVM和DRAM相结合，搭建异构混合内存架构是解决上述问题的理想选择。计算机在POST(PowerOnSelf-Test，上电自检)阶段，BIOS(BasicInput&OutputSystem，基本输入输出系统)调用MRC(MemoryReferenceCode，内存参考代码)实现对DRAM(DynamicRandomAccessMemory，动态随机访问存储器)的自检和初始化，在NVM+DRAM的异构混合内存架构下，要使用NVM存储器，BIOS还必须对NVM进行相应的自检和初始化。NVM并不是真正意义上的内存，其非易失性使得NVM除了可以作为内存之外还可以作为外部存储设备使用，因而数据、代码乃至操作系统都可以存储在NVM中。传统的MRC在异构混合内存架构下，无法识别NVM，同时亦不能实现对NVM的初始化和自检。当BIOS没有对NVM做初始化时，操作系统、应用软件无法访问NVM，此时NVM是不可用的。同时，由于NVM的非易失性,一般NVM中存储有数据等资料，BIOS不能像对待DRAM那样进行擦除和写操作，因为这样会导致NVM中的资料丢失。目前业界对NVM的应用，NVM主要还只是作为外部存储器挂在PCIE总线上，如图4所示。NVM和普通机械硬盘相比较，区别是NVM本质上是一种非易失性的存储设备，CPU通过NVM控制器可以直接访问NVM。而普通硬盘是磁盘，需要机械马达的转动来驱动磁头去访问磁盘的各个扇区。因而NVM的读写速度比访问普通硬盘高一些。传统的架构决定了NVM只是作为外部存储设备使用，计算机启动过程中，BIOS不会把NVM和DRAM形成统一的系统内存报表，NVM不能作为内存使用。
技术实现思路
基于此，有必要提供一种可将NVM作为内存使用的异构混合内存架构的计算机系统，可使整个计算机系统达到读写速度和成本的平衡。此外还提供一种该计算机系统的控制方法和该计算机系统内的内存检测系统。一种异构混合内存架构的计算机系统，包括：内存单元，包括第一SPD芯片，并通过DIMM接口接入计算机系统；所述第一SPD芯片包括内存单元的存储容量信息；非易失性存储单元，包括第二SPD芯片，并通过DIMM接口接入计算机系统；所述第二SPD芯片包括非易失性存储单元的存储容量和存储器类别信息；BIOS单元，用于在上电自检阶段获取所述第二SPD芯片的容量信息，与所述内存单元的存储容量信息一起形成系统内存报表。在其中一个实施例中，所述非易失性存储单元还包括存储控制器和存储介质，所述存储控制器与DIMM接口连接、并控制对存储介质的读写。在其中一个实施例中，所述存储介质为电阻存储介质、铁电存储介质或相变存储介质。在其中一个实施例中，所述非易失性存储单元还包括动态随机访问存储缓冲模块，与所述存储控制器连接。在其中一个实施例中，所述非易失性存储单元的数量为两个以上，分别通过DIMM接口接入计算机系统，所述BIOS单元在上电自检阶段逐一获取各个非易失性存储单元的第二SPD芯片容量信息。一种异构混合内存架构的计算机系统的控制方法，基于上述的计算机系统，包括如下步骤：BIOS单元通过读取所述第一SPD芯片或第二SPD芯片中的存储器类别信息以判断存储单元的类型；若判断存储单元为内存单元，则执行正常的上电自检过程；否则获取当前非易失性存储单元的容量信息；统计所有非易失性存储单元的容量信息，并与所述内存单元的存储容量信息一起形成系统内存报表。在其中一个实施例中，所述第二SPD芯片还保存表示非易失性存储单元是否包含数据的数据标志位，所述获取当前非易失性存储单元的容量信息的步骤包括：根据所述数据标志位的值判断所述非易失性存储单元是否包含数据，若是，则对包含数据的区域进行完整性校验；否则，进行擦除和写入操作以检验所述非易失性存储单元是否包含坏块，生成自检结果和容量信息。在其中一个实施例中，所述非易失性存储单元的地址空间映射到所述内存单元的结束地址之后的一段连续的地址空间中。在其中一个实施例中，所述系统内存报表还标明属于内存单元的地址段和属于非易失性存储单元的地址段。一种内存检测系统，基于上述的计算机系统，运行于所述BIOS单元中，包括：内存侦测模块，用于侦测DIMM接口是否连接存储单元，所述存储单元包括内存单元和非易失性存储单元；识别模块，用于读取所述第一SPD芯片或第二SPD芯片中的存储器类别信息以判断存储单元的类型；非易失性存储单元自检模块，用于判断所述非易失性存储单元是否包含数据，若是，则对包含数据的区域进行完整性校验；否则，进行擦除和写入操作以检验所述非易失性存储单元是否包含坏块，生成自检结果和容量信息；系统内存报表模块，用于将所述非易失性存储单元的地址空间映射到所述内存单元的结束地址之后的一段连续的地址空间中，并标明属于内存单元的地址段和属于非易失性存储单元的地址段。上述异构混合内存架构的计算机系统、控制方法以及内存检测系统，通过在使非易失性存储单元挂载在内存控制器下，并且利用第二SPD芯片保存存储器类型信息，在BIOS单元中添加对应于非易失性存储单元的检测功能，可以将非易失性存储单元在开机自检阶段就纳入内存体系，并在之后的系统运行阶段作为内存进行读写操作。而非易失性存储单元就其读写速度来说远高于传统的磁盘，同时单位存储量的成本又远低于DRAM等内存单元，使得整个计算机系统在读写速度和成本上取得一定程度的平衡。附图说明图1为一实施例的异构混合内存架构的计算机系统；图2为一实施例的异构混合内存架构的计算机系统控制流程图；图3为一实施例的异构混合内存架构的计算机本文档来自技高网...

【技术保护点】
一种异构混合内存架构的计算机系统，其特征在于，包括：内存单元，包括第一SPD芯片，并通过DIMM接口接入计算机系统；所述第一SPD芯片包括内存单元的存储容量信息；非易失性存储单元，包括第二SPD芯片，并通过DIMM接口接入计算机系统；所述第二SPD芯片包括非易失性存储单元的存储容量和存储器类别信息；BIOS单元，用于在上电自检阶段获取所述第二SPD芯片的容量信息，与所述内存单元的存储容量信息一起形成系统内存报表。

【技术特征摘要】
1.一种异构混合内存架构的计算机系统，其特征在于，包括：
内存单元，包括第一SPD芯片，并通过DIMM接口接入计算机系统；所述
第一SPD芯片包括内存单元的存储容量信息；
非易失性存储单元，包括第二SPD芯片，并通过DIMM接口接入计算机系
统；所述第二SPD芯片包括非易失性存储单元的存储容量和存储器类别信息；
BIOS单元，用于在上电自检阶段获取所述第二SPD芯片的容量信息，与所
述内存单元的存储容量信息一起形成系统内存报表。
2.根据权利要求1所述的异构混合内存架构的计算机系统，其特征在于，
所述非易失性存储单元还包括存储控制器和存储介质，所述存储控制器与
DIMM接口连接、并控制对存储介质的读写。
3.根据权利要求2所述的异构混合内存架构的计算机系统，其特征在于，
所述存储介质为电阻存储介质、铁电存储介质或相变存储介质。
4.根据权利要求2所述的异构混合内存架构的计算机系统，其特征在于，
所述非易失性存储单元还包括动态随机访问存储缓冲模块，与所述存储控制器
连接。
5.根据权利要求1所述的异构混合内存架构的计算机系统，其特征在于，
所述非易失性存储单元的数量为两个以上，分别通过DIMM接口接入计算机系
统，所述BIOS单元在上电自检阶段逐一获取各个非易失性存储单元的第二SPD
芯片容量信息。
6.一种异构混合内存架构的计算机系统的控制方法，基于权利要求1所述
的计算机系统，包括如下步骤：
BIOS单元通过读取所述第一SPD芯片或第二SPD芯片中的存储器类别信
息以判断存储单元的类型；若判断存储单元为内存单元，则执行正常的上电自
检过程；否则获取当前非易失性存储单元的容量信息；
统计所有非易失性存储单元的容量信息，并与所述内存单元...

【专利技术属性】
技术研发人员：郭齐运，李杨，庞观士，徐成泽，王志远，沈航，梁艳妮，陈志列，耿稳强，
申请(专利权)人：研祥智能科技股份有限公司，
类型：发明
国别省市：广东;44