用于闪存单元的纳米硅尖薄膜制造技术

本发明专利技术提供了用于闪存单元的诸如纳米硅尖(SiNT)薄膜的量子纳米尖(QNT)以增大擦除速度。QNT薄膜包括第一介电层和布置在第一介电层上方的第二介电层。此外，QNT薄膜包括布置在第一介电层上方并且延伸至第二介电层内的QNT。QNT高宽比大于50％。本发明专利技术还提供了QNT基的闪存单元和一种用于制造SiNT基的闪存单元的方法。

【技术实现步骤摘要】

本专利技术总体涉及电子电路领域，更具体地，涉及闪存单元。
技术介绍
闪存是一种可以被电擦除以及电重编程的电子非易失性计算机存储介质。它广泛用于各种商业及军事电子器件和设备中。为了储存信息，闪存包括可寻址的闪存单元阵列。闪存单元的常见类型包括叠栅式闪存单元和分栅式闪存单元。与叠栅式闪存单元相比，分栅式闪存单元具有多种优势，诸如功耗更低，注入效率更高，对短沟道效应的敏感性更低，以及对过擦除的免疫力。
技术实现思路
根据本专利技术的一个方面，提供了一种闪存单元，包括：半导体衬底；以及量子纳米尖薄膜，被配置为捕获对应于单元数据的电荷，其中，薄膜包括：第一介电层，布置在半导体衬底上方；第二介电层，布置在第一介电层上方；以及量子纳米尖，布置在第一介电层上方并且延伸至第二介电层内，其中，量子纳米尖终止在第二介电层内的点。优选地，量子纳米尖具有金字塔形或锥形。优选地，量子纳米尖覆盖第一介电层的顶面，覆盖率大于或等于约20％。优选地，量子纳米尖的高宽比大于或等于约50％。优选地，第一介电层和第二介电层均包括氧化物，并且量子纳米尖包括硅。优选地，第一介电层的厚度小于约100埃，而第二介电层的厚度小于约200埃。优选地，该闪存单元还包括：一对源极/栅极区，嵌入在半导体衬底的顶面中；控制栅极，布置在薄膜上方并且位于一对源极/栅极区之间；以及选择栅极，横向地间隔在控制栅极和一对源极/栅极区中的一个区之间。优选地，该闪存单元还包括：间隔层，布置在选择栅极下面，并且在控制栅极和选择栅极的相邻侧壁之间延伸。优选地，该闪存单元还包括：选择栅极介电层，布置在选择栅极下面，其中，薄膜在控制栅极和选择栅极的相邻侧壁之间延伸。根据本专利技术的另一方面，提供了一种用于制造闪存单元的方法，方法包括：在半导体衬底上方形成第一介电层；在第一介电层上方形成硅层；实施热处理工艺以使硅层结晶并且使硅纳米点(SiND)生长在第一介电层上方；将SiND暴露于反应等离子体以将SiND成型为纳米硅尖(SiNT)，纳米硅尖(SiNT)具有从第一介电层处开始逐渐减小的宽度并且终止于点；以及在第一介电层和SiNT上方形成第二介电层。优选地，该方法还包括：形成覆盖第一介电层的顶面的SiNT，覆盖率大于或等于约20％。优选地，该方法还包括：形成SiNT，SiNT的高宽比大于或等于约50％。优选地，该方法还包括：形成具有金字塔形或锥形的SiNT。优选地，该方法还包括：形成厚度小于约100埃的第一介电层；以及形成厚度小于约200埃的第二介电层。优选地，该方法还包括：形成包括氧化物的第一介电层和第二介电层。优选地，该方法还包括：在第二介电层上方形成控制栅极；邻近控制栅极形成选择栅极；以及形成一对源极/栅极区，一对源极/栅极区嵌入在半导体衬底的位于控制栅极和选择栅极相对两侧的顶面内。优选地，方法，还包括：形成在控制栅极和选择栅极的相邻侧壁之间延伸的第一介电层和第二介电层。优选地，该方法还包括：在半导体衬底上方形成存储膜，存储膜包括第一介电层和第二介电层以及SiNT；在存储膜上方形成控制栅极层；穿过存储膜和控制栅极层中位于控制栅极区上面的区域，对半导体衬底实施蚀刻，以形成具有位于剩余的存储膜上面的控制栅极的控制栅叠件；在半导体衬底和控制栅叠件上方形成按照顺序堆叠的间隔层和选择栅极层；以及对选择栅极层实施一系列的一种或多种蚀刻以形成邻近控制栅极的选择栅极。优选地，该方法还包括：在半导体衬底上方形成按照顺序堆叠的选择栅极介电层和选择栅极层；穿过选择栅极介电层和选择栅极层中位于选择栅极区上面的区域，对半导体衬底实施蚀刻，以形成具有位于剩余的选择栅极介电层上面的选择栅极的选择栅叠件；在半导体衬底和选择栅叠件上方形成存储膜，存储膜包括第一介电层、第二介电层和SiNT；在存储膜上方形成控制栅极层；以及穿过存储膜和控制栅极层中位于控制栅极区上面的区域，对半导体衬底实施蚀刻，以形成邻近选择栅极的控制栅极。根据本专利技术的又一方面，提供了一种用于闪存单元的存储膜，存储膜包括：第一介电层；第二介电层，布置在第一介电层上方；以及纳米硅尖(SiNT)，布置在第一介电层上方，并且延伸至第二介电层内，其中SiNT的高宽比大于50％。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了用于分栅式闪存单元的量子纳米尖(QNT)薄膜的一些实施例的立体图。图2示出了具有QNT薄膜的分栅式闪存单元的一些实施例的截面图。图3示出了具有QNT薄膜的分栅式闪存单元的可选实施例的截面图。图4示出了用于制造纳米硅尖(SiNT)薄膜的方法的一些实施例的流程图。图5至图8示出了在制造的各个阶段的SiNT薄膜的一些实施例的一系列的立体图。图9示出了用于制造SiNT基分栅式闪存单元的方法的一些实施例的流程图。图10至图20示出了在制造的各个阶段的SiNT基分栅式闪存单元的一些实施例的一系列截面图。图21示出了用于制造SiNT基的分栅式闪存单元的方法的可选实施例的流程图。图22至图30示出了在制造的各个阶段的SiNT基的分栅式闪存单元的可选实施例的一系列截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样本文档来自技高网...

【技术保护点】
一种闪存单元，包括：半导体衬底；以及量子纳米尖薄膜，被配置为捕获对应于单元数据的电荷，其中，所述薄膜包括：第一介电层，布置在所述半导体衬底上方；第二介电层，布置在所述第一介电层上方；以及量子纳米尖，布置在所述第一介电层上方并且延伸至所述第二介电层内，其中，所述量子纳米尖终止在所述第二介电层内的点。

【技术特征摘要】
2015.01.14 US 14/596,4871.一种闪存单元，包括：
半导体衬底；以及
量子纳米尖薄膜，被配置为捕获对应于单元数据的电荷，
其中，所述薄膜包括：
第一介电层，布置在所述半导体衬底上方；
第二介电层，布置在所述第一介电层上方；以及
量子纳米尖，布置在所述第一介电层上方并且延伸至所述第二介
电层内，其中，所述量子纳米尖终止在所述第二介电层内的点。
2.根据权利要求1所述的闪存单元，其中，所述量子纳米尖具有金字
塔形或锥形。
3.根据权利要求1所述的闪存单元，其中，所述量子纳米尖覆盖所述
第一介电层的顶面，覆盖率大于或等于约20％。
4.根据权利要求1所述的闪存单元，其中，所述量子纳米尖的高宽比
大于或等于约50％。
5.根据权利要求1所述的闪存单元，其中，所述第一介电层和所述第
二介电层均包括氧化物，并且所述量子纳米尖包括硅。
6.一种用于制造闪存单元的方法，所述方法包括：
在半导体衬底上方形成第一介电层；...

【专利技术属性】
技术研发人员：苏祖辉，陈志明，蔡嘉雄，喻中一，王嗣裕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71