晶片封装体及其制造方法技术

一种晶片封装体及其制造方法，该晶片封装体包含：一基板，具有相对的一第一表面与一第二表面；一电容感测层，位于第二表面上，电容感测层具有相对于第二表面的一第三表面，并包含多个电容感测电极位于该第二表面上以及与多条金属导线位于电容感测电极上；以及一运算晶片，位于第三表面上，并电性连接至电容感测电极。本发明专利技术不仅能够大幅节省制程的时间与机台的成本，且能够提升晶片封装体侦测时的准确度。

【技术实现步骤摘要】

本专利技术是有关一种晶片封装体及其制造方法。
技术介绍
在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。传统的指纹感测装置(fingerprintsensor)会将电容感测电极与指纹感测晶片封装于同一层中，但此制程涉及多道图案化制程与材料沉积制程，不仅耗费生产成本，还需较长的制程时间，因此，业界急需更为简化与快速的晶片封装技术。
技术实现思路
本专利技术的一态样是提供一种晶片封装体，包含一基板，具有相对的一第一表面与一第二表面；一电容感测层位于第二表面上，电容感测层具有相对于第二表面的一第三表面，并包含多个电容感测电极位于该第二表面上，与多条金属导线位于电容感测电极上；以及一运算晶片位于第三表面上，并电性连接至电容感测电极。本专利技术的另一态样是提供一种晶片封装体，包含一基板，具有相对的一第一表面与一第二表面；一电容感测层位于第一表面下，电容感测层具有相对于第一表面的一第三表面，并包含多个电容感测电极位于第三表面上，与多条金属导线位于此些电容感测电极上；以及一运算晶片位于电容感测层上，并电性连接至电容感测电极。本专利技术的另一态样是提供一种晶片封装体的制造方法，包含下列步骤：先提供一基板，其中基板具有相对的一第一表面与一第二表面。接着形成一电容感测层于第二表面上，电容感测层具有相对于第二表面的一第三表面。形成电容感测层的步骤包含形成多个电容感测电极于第二表面上，再形成多条金属导线于此些电容感测电极上。最后形成一运算晶片于第三表面上以使运算晶片电性连接至些电容感测电极。本专利技术的另一态样是提供一种晶片封装体的制造方法，包含下列步骤：先提供一基板，其中基板具有相对的一第一表面与一第二表面。接着形成一电容感测层于第一表面下，电容感测层具有相对于第二表面的一第三表面。形成电容感测层的步骤包含形成多条金属导线于第一表面下，再形成多个电容感测电极于此些金属导线下。最后形成一运算晶片于电容感测层下以使运算晶片电性连接至容感测电极。本专利技术不仅能够大幅节省制程的时间与机台的成本，且能够提升晶片封装体侦测时的准确度。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下。图1绘示本专利技术部分实施方式的一种晶片封装体的俯视图；图2绘示本专利技术部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；图3绘示本专利技术部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；图4绘示本专利技术部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；图5绘示本专利技术部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；图6A-6G绘示图2的晶片封装体在制程各个阶段的剖面图；图7A-7H绘示图3的晶片封装体在制程各个阶段的剖面图；以及图8A-8H绘示图4的晶片封装体在制程各个阶段的剖面图。其中，附图中符号的简单说明如下：100、200、300、400、500：晶片封装体210、310、410、510：基板212、312、412、512：第一表面214、314、414、514：第二表面220、320、420、520：电容感测层222、322、422、522：第三表面224、324、424、524：电容感测电极226、326、426、526：金属导线228、328、428、528：绝缘材料229a：第一导电垫229b：第二导电垫120、230a、330a、430a、530a：第一外部导电连结230b、330b、430b、530b：第二外部导电连结110、240、340、440、540：运算晶片315、515：穿孔316、416、516：绝缘层317、417、517：重布局线路层318、418、518：保护层319a、620a、419、519：第一开口319b、620b：第二开口450、550：凹陷460、560：阻隔层600、700、800：基板610、710、810：孔洞630、730、830：切割道。具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。请先参阅图1，图1绘示本专利技术部分实施方式的一种晶片封装体100的俯视图。如图1所示，晶片封装体100具有一运算晶片110，以及多个第一外部导电连结120围绕着运算晶片110。在本专利技术的部分实施例中，运算晶片110为一指纹感测晶片，其能读取指纹波峰与波谷聚集而产生的不同电容，再以指纹辨识演算法(FingerprintAlgorithm)进行运算。请继续参阅图2，图2绘示本专利技术部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图。如图2所示，一晶片封装体200包含一基板210、一电容感测层220、多个第一外部导电连结230a与多个第二外部导电连结230b、以及一运算晶片240。基板210具有相对的一第一表面212与第二表面214，其中第一表面212作为指纹感测面。在本专利技术的部分实施例中，基板210的材质为高介电系数材料，例如：玻璃、蓝宝石、氮化铝、或其组合，但并不以此为限。其他合适的高介电系数材料亦可用于制备基板210。电容感测层220位于基板的第二表面214上，并具有相对于第二表面214的一第三表面222。电容感测层220包含多个电容感测电极224，以及多条金属导线226位于此些电容感测电极224上，并电性连接至电容感测电极224。此外，电容感测层220中还包含绝缘材料228以避免电容感测电极224或金属导线226之间产生错误的电性连接。在本专利技术的部分实施例中，绝缘材料228的材质为氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料。在本专利技术的其他部分实施例中，电容感测电极224与金属导线226的材质为铝、铜、镍、或本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包含：一基板，具有相对的一第一表面与一第二表面；一电容感测层，位于该第二表面上，该电容感测层具有相对于该第二表面的一第三表面，并包含：多个电容感测电极，位于该第二表面上；以及多条金属导线，位于所述电容感测电极上；以及一运算晶片，位于该第三表面上，并电性连接至所述电容感测电极。

【技术特征摘要】
2014.12.15 US 62/092,1841.一种晶片封装体，其特征在于，包含：
一基板，具有相对的一第一表面与一第二表面；
一电容感测层，位于该第二表面上，该电容感测层具有相对于该第二表
面的一第三表面，并包含：
多个电容感测电极，位于该第二表面上；以及
多条金属导线，位于所述电容感测电极上；以及
一运算晶片，位于该第三表面上，并电性连接至所述电容感测电极。
2.根据权利要求1所述的晶片封装体，其特征在于，还包含：
多个第一外部导电连结，位于所述金属导线上，并电性连接至该运算晶
片；以及
多个第二外部导电连结，位于所述金属导线上，其中该运算晶片位于所
述第二外部导电连结上。
3.根据权利要求2所述的晶片封装体，其特征在于，所述第一外部导电
连结通过所述金属导线，以及所述第二外部导电连结电性连接至该运算晶
片。
4.根据权利要求2所述的晶片封装体，其特征在于，该电容感测层还包
含：
多个第一导电垫，位于所述金属导线与所述第一外部导电连结之间；以
及
多个第二导电垫，位于所述金属导线与所述第二外部导电连结之间。
5.根据权利要求1所述的晶片封装体，其特征在于，该基板的材质为玻
璃、蓝宝石、氮化铝、或其组合。
6.一种晶片封装体，其特征在于，包含：
一基板，具有相对的一第一表面与一第二表面；
一电容感测层，位于该第一表面下，该电容感测层具有相对于该第一表

\t面的一第三表面，并包含：
多个电容感测电极，位于该第三表面上；以及
多条金属导线，位于所述电容感测电极上；以及
一运算晶片，位于该电容感测层上，并电性连接至所述电容感测电极。
7.根据权利要求6所述的晶片封装体，其特征在于，还包含一穿孔自该
第二表面朝该第一表面延伸，并暴露所述金属导线。
8.根据权利要求7所述的晶片封装体，其特征在于，还包含：
一绝缘层，位于该第二表面上并延伸至该穿孔中覆盖该穿孔的孔壁；
一重布局线路层，位于该绝缘层上并延伸至该穿孔中接触所述金属导
线；
一保护层，位于该重布局线路层上，该保护层具有多个第一开口以及多
个第二开口以暴露该重布局线路层；
多个第一外部导电连结，位于所述第一开口中，并接触该重布局线路层；
以及
多个第二外部导电连结，位于所述第二开口中，并接触该重布局线路层。
9.根据权利要求8所述的晶片封装体，其特征在于，该运算晶片设置于
该第二表面，并位于所述第二外部导电连结上。
10.根据权利要求9所述的晶片封装体，其特征在于，所述第一外部导电
连结通过该重布局线路层，以及所述第二外部导电连结电性连接至该运算晶
片。
11.根据权利要求6所述的晶片封装体，其特征在于，还包含一凹陷自该
第二表面朝该第一表面延伸，并暴露所述金属导线，其中该运算晶片位于该
凹陷中。
12.根据权利要求11所述的晶片封装体，其特征在于，还包含：
一绝缘层，位于该第二表面上并延伸至该凹陷中覆盖该凹陷的孔壁；
一重布局线路层，位于该绝缘层上并延伸至该凹陷中接触所述金属导
线；
一保护层，位于该重布局线路层上，该保护层具有多个第一开口以暴露
该第二表面上的该重布局线路层；
多个第一外部导电连结，位于所述第一开口中，并接触该重布局线路层，
其中所述第一外部导电连结电性连接至该运算晶片；以及
多个第二外部导电连结，位于该凹陷中，并接触该重布局线路层。
13.根据权利要求12所述的晶片封装体，其特征在于，该运算晶片位于
所述第二外部导电连结上。
14.根据权利要求13所述的晶片封装体，其特征在于，所述第一外部导
电连结通过该重布局线路层，以及所述第二外部导电连结电性连接至该运算
晶片。
15.根据权利要求13所述的晶片封装体，其特征在于，还包含一阻隔层
覆盖该凹陷中的该运算晶片与所述第二外部导电连结。...

【专利技术属性】
技术研发人员：何彦仕，张恕铭，刘沧宇，沈信隆，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71