像素电路及像素电路的驱动方法、显示装置制造方法及图纸

本发明专利技术属于显示技术领域，具体涉及一种像素电路及像素电路的驱动方法、显示装置。该像素电路包括写入模块、复位模块、驱动模块和发光模块，其中：所述写入模块，与扫描信号、数据信号和所述驱动模块连接，用于为所述驱动模块输入图像数据；所述复位模块，与复位信号、数据信号、初始电压和所述驱动模块连接，用于复位所述驱动模块，并向驱动模块写入数据信号；所述驱动模块，与发光控制信号、辅助发光控制信号、高电压输入信号和所述发光模块连接，用于根据图像数据为所述发光模块提供驱动电流，使所述发光模块发光。该像素电路消除了由于ELVDD的上升而导致的开机闪屏现象，具有更好的显示效果。

【技术实现步骤摘要】

本专利技术属于显示
，具体涉及一种像素电路及像素电路的驱动方法、显示装置。
技术介绍
AMOLED(ActiveMatrixOrganicLightEmissionDisplay，有源矩阵有机电致发光显示)的显示原理为通过像素电路将电压ELVDD与ELVSS转化加到发光材料两极，电流驱动发光材料发光，从而达到显示的目的。像素电路中通常利用耗尽型薄膜晶体管(DepletionmodeThinFilmTransistor，简称DTFT)的导通和关闭来控制电压的有无，但是，AMOLED显示面板在某种特定的像素电路结构中，开机瞬间会出现闪屏现象。究其原因，如图1所示的耗尽型薄膜晶体管的工作特性示意，闪屏的原因分析如下：耗尽型薄膜晶体管DTFT由关闭状态变成导通状态需满足的条件为：|VGS|>|Vth|，其中，VGS为DTFT的栅源电压，Vth为DTFT的阈值电压。依据DTFT的工作原理，在ELVDD由0V缓慢上升至4.6V的过程中，ELVDD的变化使得栅极电压逐渐升高，导致|VGS|＝|VG-ELVDD|升高至大于|Vth|，即|VGS|>|Vth|，DTFT由关闭状态进入导通状态，产生电流，由于ELVDD的上升时间为毫秒量级，而控制发光的发光控制信号EM为微秒量级，所以当EM为低电平期间，必然存在DTFT工作在线性区的阶段。此时漏电流的快速增大导致发光二极管发光，使得第一帧图像显示出<br>现异常，也即出现开机闪屏现象；随着电流增长，DTFT的工作状态随之经历线性区和饱和区，并钳位在饱和区，ELVDD也已上升至4.6V并保持恒定，发光控制信号EM为低电平时，像素电路中有电流流过且电流恒定，发光二极管发光，不再出现闪屏现象。开机闪屏现象会影响后续的产品开发以及影响显示效果，因此，设计一种像素电路，消除由于ELVDD的上升而导致的开机闪屏现象成为目前亟待解决的技术问题。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在的上述不足，提供一种像素电路及像素电路的驱动方法、显示装置，该像素电路无开机闪屏，显示效果好。解决本专利技术技术问题所采用的技术方案是该像素电路，包括写入模块、复位模块、驱动模块和发光模块，其中：所述写入模块，与扫描信号、数据信号和所述驱动模块连接，用于为所述驱动模块输入图像数据；所述复位模块，与复位信号、数据信号、初始电压和所述驱动模块连接，用于复位所述驱动模块，并向驱动模块写入数据信号；所述驱动模块，与发光控制信号、辅助发光控制信号、高电压输入信号和所述发光模块连接，用于根据图像数据为所述发光模块提供驱动电流，使所述发光模块发光。优选的是，所述驱动模块包括第一晶体管、第六晶体管、第七晶体管、第八晶体管和存储电容，其中：所述第一晶体管，其栅极与发光控制信号连接，第一极与参考电压连接，第二极与所述存储电容的第一端连接；所述第六晶体管，其栅极与所述存储电容的第二端连接，第一极与高电压输入信号连接，第二极与所述第七晶体管的第一极连接；所述第七晶体管，其栅极与发光控制信号连接，第二极与所述发光模块连接；所述第八晶体管，其栅极与辅助发光信号连接，第一极与高电压输入信号连接，第二极与所述存储电容的第二端连接。优选的是，所述复位模块包括第二晶体管和第四晶体管，其中：所述第二晶体管，其栅极与复位信号连接，第一极与数据信号连接，第二极与所述存储电容的第一端连接；所述第四晶体管，其栅极与复位信号连接，第一极与初始电压连接，第二极与所述存储电容的第二端连接。优选的是，所述写入模块包括第三晶体管和第五晶体管，其中：所述第三晶体管，其栅极与扫描信号连接，第一极与数据信号连接，第二极与所述存储电容的第一端连接；所述第五晶体管，其栅极与扫描信号连接，第一极与所述存储电容的第二端连接，第二极与所述第六晶体管的第二极连接。优选的是，所述发光模块包括发光二极管，其正极与所述第六晶体管的第二极连接，负极与低电压输入信号连接。优选的是，所述第一晶体管至所述第八晶体管为P型耗尽型薄膜晶体管，或者，所述第一晶体管至所述第八晶体管为N型耗尽型薄膜晶体管。一种显示装置，包括上述的像素电路，多个所述像素电路呈阵列排布。一种上述像素电路的驱动方法，包括复位阶段、写入阶段和发光阶段，其中：所述复位阶段，在复位信号的控制下，复位驱动模块，并向驱动模块写入数据信号；所述写入阶段，在扫描信号和数据信号的控制下，向驱动模块写入图像数据；所述发光阶段，在发光控制信号和辅助发光控制信号的控制下，通过驱动模块向发光模块提供与图像数据相关的驱动电流，使发光模块发光。优选的是，复位阶段：复位信号为低电平，第二晶体管与第四晶体管导通，数据信号与初始电压分别写入存储电容的两端，初始电压复位第六晶体管的栅极电压；写入阶段：扫描信号为低电平，第三晶体管与第五晶体管导通；发光阶段：发光控制信号为低电平，第一晶体管与第七晶体管导通：在高电压输入信号上升阶段，辅助发光控制信号为低电平，第八晶体管导通，第六晶体管处于截止区，无电流流经发光二极管，发光二极管关闭；直至高电压输入信号上升至第六晶体管的栅源电压大于其自身阈值电压时，第六晶体管开始导通，电流逐渐增大最终趋于恒定，在电流增大阶段保持发光二极管持续点亮。优选的是，辅助发光控制信号仅在第一帧图像显示期间为有效信号，且有效信号的持续时间为高电压输入信号由0V上升至4.6V的时间段。本专利技术的有益效果是：该像素电路通过在驱动模块中采用辅助发光控制信号，消除了由于ELVDD的上升而导致的开机闪屏现象，具有更好的显示效果。附图说明图1为薄膜晶体管的工作特性示意图；图2为本专利技术实施例1中像素电路的功能模块示意图；图3为本专利技术实施例1中像素电路的电路原理图；图4为本专利技术实施例1中的像素电路的驱动方法的时序波形图；图中：1－驱动模块；2－复位模块；3－写入模块；4－发光模块。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术像素电路及像素电路的驱动方法、显示装置作进一步详细描述。实施例1：本实施例提供一种像素电路，该像素电路无开机闪屏，显示效果好。如图2所示，该像素电路包括写入本文档来自技高网...

【技术保护点】
一种像素电路，其特征在于，包括写入模块、复位模块、驱动模块和发光模块，其中：所述写入模块，与扫描信号、数据信号和所述驱动模块连接，用于为所述驱动模块输入图像数据；所述复位模块，与复位信号、数据信号、初始电压和所述驱动模块连接，用于复位所述驱动模块，并向驱动模块写入数据信号；所述驱动模块，与发光控制信号、辅助发光控制信号、高电压输入信号和所述发光模块连接，用于根据图像数据为所述发光模块提供驱动电流，使所述发光模块发光。

【技术特征摘要】
1.一种像素电路，其特征在于，包括写入模块、复位模块、
驱动模块和发光模块，其中：
所述写入模块，与扫描信号、数据信号和所述驱动模块连接，
用于为所述驱动模块输入图像数据；
所述复位模块，与复位信号、数据信号、初始电压和所述驱
动模块连接，用于复位所述驱动模块，并向驱动模块写入数据信
号；
所述驱动模块，与发光控制信号、辅助发光控制信号、高电
压输入信号和所述发光模块连接，用于根据图像数据为所述发光
模块提供驱动电流，使所述发光模块发光。
2.根据权利要求1所述的像素电路，其特征在于，所述驱动
模块包括第一晶体管、第六晶体管、第七晶体管、第八晶体管和
存储电容，其中：
所述第一晶体管，其栅极与发光控制信号连接，第一极与参
考电压连接，第二极与所述存储电容的第一端连接；
所述第六晶体管，其栅极与所述存储电容的第二端连接，第
一极与高电压输入信号连接，第二极与所述第七晶体管的第一极
连接；
所述第七晶体管，其栅极与发光控制信号连接，第二极与所
述发光模块连接；
所述第八晶体管，其栅极与辅助发光信号连接，第一极与高
电压输入信号连接，第二极与所述存储电容的第二端连接。
3.根据权利要求2所述的像素电路，其特征在于，所述复位
模块包括第二晶体管和第四晶体管，其中：
所述第二晶体管，其栅极与复位信号连接，第一极与数据信
号连接，第二极与所述存储电容的第一端连接；
所述第四晶体管，其栅极与复位信号连接，第一极与初始电
压连接，第二极与所述存储电容的第二端连接。
4.根据权利要求3所述的像素电路，其特征在于，所述写入
模块包括第三晶体管和第五晶体管，其中：
所述第三晶体管，其栅极与扫描信号连接，第一极与数据信
号连接，第二极与所述存储电容的第一端连接；
所述第五晶体管，其栅极与扫描信号连接，第一极与所述存
储电容的第二端连接，第二极与所述第六晶体管的第二极连接。
5.根据权...

【专利技术属性】
技术研发人员：杨华玲，张光均，张昌，张志广，刘静，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11