一种读出放大器及MRAM芯片制造技术

本发明专利技术提供一种读出放大器，读出放大器包括输入部分与差分电流输出部分，输入部分与差分电流输出部分在输入部分的第一输入端V_in、第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。本发明专利技术还提供一种MRAM芯片。本发明专利技术提供的读出放大器及MRAM芯片，使得电阻最优，因此读出的速度更快，读出操作更省电；使得参考电阻的分布变窄，降低判定高阻状态、低阻状态的出错几率，提高MRAM芯片良率；通过参数选择，使得组合参考单元的电阻更接近最优选择，进一步提高MRAM芯片良率。

【技术实现步骤摘要】

本专利技术涉及半导体芯片领域，尤其涉及一种读出放大器及MRAM芯片。
技术介绍
关于MRAM：本专利技术的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。MRAM的经济性相当好，单位容量占用的硅片面积比SRAM有很大的优势，比此类芯片中经常使用的NORFlash也有优势，比嵌入式NORFlash的优势更大。MRAM的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。MRAM的原理：MRAM的原理，是基于一个叫做磁性隧道结(MagneticTunnelJunction，MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图1、图2所示，下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。磁化方向和固定磁化层同向为低阻状态，如图1所示；磁化方向和固定磁化层反向为高阻状态，如图2所示。读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层同向，自上而下的电流把它置成反向。MRAM的架构每个MRAM的记忆单元由一个MTJ和一个MOS管组成，MOS管的栅极(gate)连接到芯片的字线(WordLine)负责接通或切断这个单元，MTJ和MOS管串接在芯片的位线(BitLine)上，读写操作在位线上进行，如图3所示。一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如图4所示：●行地址解码器：把收到的地址变成字线的选择●列地址解码器：把收到的地址变成位线的选择●读写控制器：控制位线上的读(测量)写(加电流)操作●输入输出控制：和外部交换数据MRAM的读出电路需要检测MRAM存储单元的电阻。由于MTJ的电阻的阻值会随着温度等漂移，一般的方法是使用MRAM芯片上的一些已经被写成高阻态或低阻态存储单元作为参考单元，再使用读出放大器(SenseAmplifier)来比较存储单元和参考单元的电阻。美国专利US8,693,273公开了一种读出放大器，如图5所示，这样的读出放大器在读出的速度以及读出操作时的能耗上能有所欠缺。其主要有以下两方面：1)功耗：读取MRAM时需要加在存储单元上的电压很小，通常只有0.1V左右，而这个电路需要把V_DD(通常在1.0-1.5V之间)加在包括存储单元的整个电路上，在整个的读取过程中，只有不到10％的功耗是通过存储单元的，是必须的，其余都是不必要的。2)速度：由于每一根位线上都有大量的存储单元，上面有可观的寄生电容C_b(与存储单元并联，没有在原理图上画出)。这是制约读取速度的主要因素，读取内存数据的一大部分时间用在给这个寄生电容充电，时间大约是Δt＝2CbRm，这个设计无法突破这个速度瓶颈。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术所要解决的技术问题是提供一种读出放大器，使得电阻最优，因此读出的速度更快，读出操作更省电。本专利技术提供一种读出放大器，包括输入部分与差分电流输出部分，所述输入部分与差分电流输出部分在所述输入部分的第一输入端V_in和第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；所述差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。进一步地，所述差分电流输出部分包括P型MOS管P0、P型MOS管P1与P型MOS管P2，以及N型MOS管N1、N型MOS管N2与N型MOS管N5，其中，P型MOS管P1与P型MOS管P2为等同的P型MOS管，N型MOS管N1和N型MOS管N2为等同的N型MOS管，所述P型MOS管P0工作在线性区；P型MOS管P0的栅极连接使能端EN_n，源极连接电压端VDD，漏极分别与P型MOS管P1的源极、P型MOS管P2的源极连接；N型MOS管N5的栅极连接使能端EN_n；N型MOS管N5的漏极、P型MOS管P2的栅极、N型MOS管N2的栅极、P型MOS管P1的漏极以及N型MOS管N1的漏极连接到第一输出端V_out；N型MOS管N5的源极、P型MOS管P1的栅极、N型MOS管N1的栅极、P型MOS管P2的漏极以及N型MOS管N2的漏极连接到第二输出端V_out_n；N型MOS管N1的源极连接到第一输入端V_in；N型MOS管N2的源极连接到第二输入端V_in_n。进一步地，所述输入部分包括N型MOS管N3与N型MOS管N4，N型MOS管N3和N型MOS管N4为等同的N型MOS管，所述N型MOS管N3与N型MOS管N4均工作在线性区；N型MOS管N3和N型MOS管N4的栅极均与电压端VDD连接，N型MOS管N3和N型MOS管N4的源极均接地，N型MOS管N3的漏极连接到第一输入端V_in，N型MOS管N4的漏极连接到第二输入端V_in_n；所述第一输入端V_in用于连接存储单元的一端，所述第二输入端V_in_n用于连接参考单元一端。本专利技术还提供一种MRAM芯片，包括一个或多个由存储单元组成的阵列，每个阵列与控制电路连接，所述控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，所述读写控制器包括上述的读出放大器，所述读出放大器的输入部分的第一输入端V_in与存储单元连接、第二输入端V_in_n与参考电阻连接。进一步地，所述参考电阻为并联组合参考单元，所述存储单元与所述并联组合参考单元通过读出放大器进行比较，以判定处于低阻或高阻状态。使用并联组合参考单元的MRAM芯片，使得参考电阻的分布变窄，降低判定高阻状态、低阻状态的出错几率，提高MRAM芯片良率。进一步地，所述并联组合参考单元包括并联的m个处于低阻状态的参考存储单元与n个处于高阻状态的参考存储单元，其中m大于或等于2，n大于或等于2。进一步地，所述m个处于低阻状态的参考存储单元与n个处于高阻状态的参考存本文档来自技高网...

【技术保护点】
一种读出放大器，包括输入部分与差分电流输出部分，其特征在于，所述输入部分与差分电流输出部分在所述输入部分的第一输入端V_in和第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；所述差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。

【技术特征摘要】
1.一种读出放大器，包括输入部分与差分电流输出部分，其特征在于，所述输入部分与差分电流输出部分在所述输入部分的第一输入端V_in和第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；所述差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。
2.如权利要求1所述的读出放大器，其特征在于，所述差分电流输出部分包括P型MOS管P0、P型MOS管P1与P型MOS管P2，以及N型MOS管N1、N型MOS管N2与N型MOS管N5，其中，P型MOS管P1与P型MOS管P2为等同的P型MOS管，N型MOS管N1和N型MOS管N2为等同的N型MOS管，所述P型MOS管P0工作在线性区；
P型MOS管P0的栅极连接使能端EN_n，源极连接电压端VDD，漏极分别与P型MOS管P1的源极、P型MOS管P2的源极连接；
N型MOS管N5的栅极连接使能端EN_n；
N型MOS管N5的漏极、P型MOS管P2的栅极、N型MOS管N2的栅极、P型MOS管P1的漏极以及N型MOS管N1的漏极连接到第一输出端V_out；
N型MOS管N5的源极、P型MOS管P1的栅极、N型MOS管N1的栅极、P型MOS管P2的漏极以及N型MOS管N2的漏极连接到第二输出端V_out_n；
N型MOS管N1的源极连接到第一输入端V_in；
N型MOS管N2的源极连接到第二输入端V_in_n。
3.如权利要求1所述的读出放大器，其特征在于，所述输入部分包括N型MOS管N3与N型MOS管N4，N型MOS管N3和N型MOS管N4为等同的N型MOS管，所述N型MOS管N3与...

【专利技术属性】
技术研发人员：戴瑾，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31