用于机动车的控制器制造技术

本发明专利技术涉及一种用于机动车的控制器(10)，其中，控制器(10)包括至少两个处理器内核(110，120，130)和一个全局存储器(300)，其中，每个处理器内核(110，120，130)各包括一个本地存储器(112)和其中，每个处理器内核被设置用于仅仅访问它的自己的本地存储器和被设置成既不访问其余的处理器内核的本地存储器也不访问全局存储器(300)，其中，一个协调单元(200)被设置用于从控制器(10)的全局存储器(300)中读取数据并且写入各个处理器内核(110，120，130)的本地存储器(112)中和从各个处理器内核(110，120，130)的本地存储器(112)中读取数据并且写入全局存储器(300)中和/或其余的处理器内核的本地存储器中。

【技术实现步骤摘要】
【国外来华专利技术】用于机动车的控制器本专利技术涉及一种用于机动车的控制器。现有技术机动车的现代控制器大多具有一个多内核处理器。多内核处理器在此包括多个(至少两个)处理器内核(Core)。处理器内核或Core在此包括算术逻辑单元(ALU)，它是用于执行任务、程序、计算命令等等的实际的电子计算机构。此外处理器内核包括一个本地存储器。这种本地存储器尤其构造成由一个或多个寄存器构成的寄存器组。控制器此外包括一个全局存储器。这个全局存储器例如可以包括闪存，NOR闪存或RAM存储器。外围模块，例如传感器，也可以包括在这个全局存储器中。在机动车的控制器中通过各个处理器内核持续地执行过程。为了执行任务或过程，处理器内核尤其需要相应的程序编码和必要时输入数据。这种程序编码例如可以存储在全局存储器的闪存和/或NOR-闪存存储器中。输入数据例如可以是外围设备模块的探测的测量数据，例如发动机转速、温度、压力等等。为了能够执行任务或过程，处理器内核首先加载相应的数据，尤其是程序编码和需要的输入数据，到它的本地存储器中，因为处理器内核可以以比对全局存储器显著较小的(和可预测的)存取时间对它的本地存储器进行存取（访问）。在它的本地存储器上处理器内核大多可以在一个时钟脉冲内存取，而在全局存储器上的存取大多需要在三个和十个时钟脉冲之间。控制器和在其上进行的过程必须满足一定的安全要求，它们例如在ISO标准ISO26262中描述。此外控制器必须是具有实时能力的。因此它必须保证，在一个预定的最大执行时间内成功地执行过程。但是这个执行时间决定性地由本地存储器确定。依据哪个程序编码先前被执行或者是否例如出现中断的情况，或多或少地适配的数据处于本地存储器中。最大执行时间因此很难确定，因此需要大的安全附加费用。因此由于这种计划的"安全缓冲"每个处理器内核的可利用的计算能力被减小。如果两个处理器内核同时访问相同的资源，尤其是全局存储器，那么可以出现访问冲突。当然这种访问冲突很少出现并且多核处理器的平均计算能力几乎不减小。但是为了能够保证实时能力，必须为最大执行持续时间("最坏情况")考虑这种访问冲突。但是这常常是很难或甚至是完全不可能的。相反安全附加费可能进一步增大，这又对可利用的计算能力产生负面影响。因此值得希望的是提供一种改进的用于机动车的具有多核处理器的控制器。在此尤其应该以简单的方式保证控制器的实时能力和提高可利用的计算能力。本专利技术的公开按照本专利技术建议一种具有权利要求1的特征的用于机动车的控制器。有利的设计方案是从属权利要求以及以下的说明的内容。控制器在此包括至少一个多核处理器或至少两个单核或多核处理器。控制器因此包括至少两个处理器内核。按照本专利技术，每个处理器内核仅仅可以访问它的自己的本地存储器。与常规处理器相反，各个处理器内核本地存储器既不可以对其余的处理器内核，也不可以对全局存储器进行访问（存取）。按照本专利技术，相反，只有仅仅协调单元能够访问每个单个的处理器内核的本地存储器和全局存储器。协调单元在此情况下可以从控制器的全局存储器中读取数据和可以将数据写入各个处理器内核的本地存储器。另一方面，协调单元也可以从各个处理器内核的本地存储器中读取数据和将数据写入控制器的全局存储器中和/或写入其余的处理器内核的本地存储器中。本专利技术的优点每个处理器内核可以仅仅对它的自己的本地存储器进行访问（存取）。与常规控制器相反，各个处理器内核不能够对全局存储器或对其余的处理器内核的本地存储器进行访问（存取）。按照本专利技术，协调单元承担或协调在各个处理器内核的本地存储器和全局存储器之间的数据交换，以及在各个处理器内核的本地存储器之间的数据交换。因此可以防止出现访问冲突。按照本专利技术可以避免，不同的处理器内核同时访问全局存储器或同时访问全局存储器的相同的数据。此外可以使各个处理器内核卸载，因为处理器内核不必再关心数据的传输和交换。在常规控制器中的处理器内核为了数据交换必须使用的时间和计算能力可以得到节省并且被用于处理器内核的实际的功能。与各个处理器内核相独立地，数据的交换尤其仅仅通过协调单元实施。因此，尤其实现通讯或数据交换和任务或过程的执行的分离。因此可以节省专门的编程，该编程指示相应的处理器内核实施数据交换或存储传输（转移）。由此尤其简化软件或程序编码，其在各个处理器内核上被处理或执行。因此尤其缩短用于在处理器内核上执行任务或过程（程序）需要的执行时间。因此可以提高处理器内核的计算能力。控制器的全局存储器例如可以构造成闪存存储器或RAM-存储器。处理器内核的本地存储器尤其也可以分别由闪存存储器，NOR-闪存存储器或RAM-存储器构造。全局存储器也可以包括外围设备模块。这种外围设备模块尤其是传感器，执行器，模拟数字转换器，PWM发生器和/或定时器。这种外围设备模块尤其提供处理器内核尤其为了执行其功能或任务所需要的数据。因此术语"全局存储器"也应该包括这种外围设备模块。处理器内核在此可以分别不同地设计。处理器内核例如可以分别构造成不同性能的通用内核(16，32，64位，带有或不带有浮点单元，等等)或专用内核(DSP，图像处理，FFT，模式识别，等等)。通过本专利技术实现处理器内核总是能够非常快地访问数据，因为该数据存在于本地存储器中。这种访问可以与对高速缓存的访问相比较（相当）。在非嵌入式系统中(例如在个人计算机（PC）中)常常使用高速缓存替代本地存储器。相反，本地存储器大多仅仅在嵌入式系统中在控制器和其多核处理器中使用。高速缓存具有优点，它加速对每个任意的软件的数据访问，而不必专门地适配该软件。高速缓存的缺点在于它的内容和因此通过处理器内核对数据的存取时间的不可预测性:对数据的访问可以是非常快的，如果该数据已经位于高速缓存中的话(高速缓存命中)。但是对数据的访问也可以使用较长的时间，如果该数据最初必须加载到高速缓存中的话(高速缓存未命中（缓存丢失）)。因此，在常规控制器中，常常为了有利于可预测性而放弃使用高速缓存。但是通过协调单元可以实现更快的数据访问(类似于高速缓存)。协调单元在此尤其同时产生用于全局和本地存储器的相应的地址和控制信号。由此数据可以直接地从本地存储器流动到全局存储器(并且反之亦然)。这尤其由此实现，协调单元(类似于高速缓存控制器)尤其在存储器之间传输。通过本专利技术由此可以在全局存储器和本地存储器之间(或在本地存储器和全局存储器之间)快很多地交换数据，因为数据(类似于在高速缓存的情况下)被直接地、没有中间存储地传输（转移）。这种数据传输在此尤其不是通过处理器内核的(比较地)小的数据字长(通常32位)实施，而是尤其通过高速缓存或高速缓存控制器的大的数据字长（通常在64和256位之间)。由此可以使数据传输被加速直到一个数量级。此外通过本专利技术可以克服高速缓存通常带有的缺点。协调单元在控制器中的实施比高速缓存的实施的费用显著更小和成本更有利。相反，高速缓存在所谓的高速缓存未命中情况下(所有的高速缓存没有成功地被搜索，也就是说，相应的数据在高速缓存中不存在)才加载数据并且高速缓存的时间特性是很难预测的，而协调单元高效地并且前瞻性地将数据加载到全局或本地存储器中。相反，通过协调单元可以容易得很多地预测时间特性并且可以保证控制器或多核处理器的实时能力。每个处理器内核由此可以如在高本文档来自技高网...

【技术保护点】
用于机动车的控制器(10)，其中，‑控制器(10)包括至少两个处理器内核(110，120，130)和一个全局存储器(300)，其中，‑每个处理器内核(110，120，130)各包括一个本地存储器(112)和其中，每个处理器内核被设置用于仅仅访问它的自己的本地存储器和被设置成既不访问其余的处理器内核的本地存储器也不访问全局存储器(300)，其中，一个协调单元(200)被设置用于，‑从控制器(10)的全局存储器(300)中读取数据并且写入各个处理器内核(110，120，130)的本地存储器(112)中和‑从各个处理器内核(110，120，130)的本地存储器(112)中读取数据并且写入全局存储器(300)中和/或其余的处理器内核的本地存储器中。

【技术特征摘要】
【国外来华专利技术】2013.12.03 DE 102013224702.81.用于机动车的控制器(10)，其中，-控制器(10)包括至少两个处理器内核(110，120，130)和一个全局存储器(300)，其中，-每个处理器内核(110，120，130)各包括一个本地存储器(112)和其中，每个处理器内核被设置用于仅仅访问它的自己的本地存储器和被设置成既不访问其余的处理器内核的本地存储器也不访问全局存储器(300)，其中，一个协调单元(200)被设置用于，-按照一个对协调单元(200)存在的流程表从控制器(10)的全局存储器(300)中读取数据并且写入各个处理器内核(110，120，130)的本地存储器(112)中和-按照所述对协调单元(200)存在的流程表从各个处理器内核(110，120，130)的本地存储器(112)中读取数据并且写入全局存储器(300)中和/或其余的处理器内核的本地存储器中。2.根据权利要求1所述的控制器(10)，其中，协调单元(200)被设置用于，针对特定应用地和/或时间驱动地实施数据的读和写。3.根据权利要求1或2所述的控制器(10)，其中，协调单元(200)被设置用于，从全局存储器(300)中读取要执行的任务的程序编码和/或用于要执行的任务需要的输入数据并且作为数据写入处理器内核(110，120，130)的本地存储器(112)中。4.根据权利要求1所述的控制器(10)，其中，协调单元(200)被设置用于，将一个处理器内核(110)在执行一个任务之后在它的本地存储器(112)中存储的输出数据从这个本地存储器(112)中读取并...

【专利技术属性】
技术研发人员：A比韦尔，D托斯，J格拉迪高，C豪贝尔特，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国;DE