本发明专利技术涉及一种形成于半导体衬底(SUB)中的存储器单元，包括在该衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与该衬底隔离的选择栅极(SGC)；在该衬底上方延伸并且通过第二栅极氧化物层(D1)与衬底隔离的水平浮置栅极(FG)；和在该浮置栅极上方延伸的水平控制栅极(CG)，该选择栅极(SGC)覆盖该浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层(D3)与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域(CH2)隔开。
【技术实现步骤摘要】
本专利技术涉及一种电可擦除且可编程的非易失性存储器(EEPROM)。本专利技术尤其涉及一种非易失性存储器，其包括多个存储器单元，每个存储器单元包括浮置栅极晶体管和选择晶体管栅极。
技术介绍
已经实施了多种解决方案以使得这样的存储器单元最小化。因此，存储器单元已经以成对的所谓的“配对”存储器单元被聚集在一起，以共享单个选择晶体管。图1是共享选择晶体管的一对存储器单元Cll、C12的连线图，它们属于存储器阵列中的两个相邻字线W〈i>、W〈i+l>。存储器单元C11、C12能够通过位线BL〈j>、共用选择线SL〈i>和控制栅极线CGL〈i>、CGL〈i+l>进行读和写访问。每个存储器单元C11、C12包括浮置栅极晶体管FGT。每个单元C11、C12的晶体管FGT的控制栅极CG通过触点C4连接至控制栅极线CGL〈i>。晶体管FGT的漏极区域通过触点Cl连接至位线BL。此外，每个浮置栅极晶体管FGT使得其源极端子通过相应的选择晶体管ST耦合至源极线CSL。选择晶体管ST共享相同的选择控制栅极SGC。两个存储器单元C11、C12由于它们共享相同的选择控制栅极SGC和相同的位线BL而被称作“配对”。共用控制栅极SGC通过触点C3连接至共用于两个存储器单元的选择线SL〈i>。如虚线所表示的，晶体管FGT、ST的沟道区域处于阱PW的电势。最后，源极线CSL可以通过触点C5连接至以金属层所产生的总体源极线。还提出了对选择晶体管进行垂直布置。图2是共享垂直选择晶体管栅极SGC的两个配对存储器单元Cll、C12的示意性截面图，上述垂直选择晶体管栅极SGC共用于这两个配对存储器单元。存储器单元C11、C12在P型传导性的阱PW中产生。阱PW形成于半导体晶片WF中。阱PW通过包围整个阱的N型掺杂的隔离层nO而与晶片WF的其余部分隔离开来。每个存储器单元Cll、C12包括浮置栅极晶体管FGT和选择晶体管ST。每个浮置栅极晶体管FGT包括漏极区域nl、源极区域n2、浮置栅极FG、状态控制栅极CG，以及在浮置栅极FG下方在漏极nl和源极n2区域之间延伸的沟道区域CHl。垂直选择栅极SGC嵌入在衬底PW中并且通过例如由二氧化硅S12所制成的形成选择晶体管ST的栅极氧化物的栅极氧化物层D3而与衬底PW隔离开来。区域n2沿所嵌入的垂直栅极SGC的上边缘延伸。栅极SGC到达形成共用于选择晶体管ST的源极区域nO的区域n0，并且因此形成选择晶体管ST的源极线路CSL。每个选择晶体管ST因此包括共用于其单元的浮置栅极晶体管FGT的源极区域n2的漏极区域，共用源极区域nO，以及沿栅极SGC在漏极n2和源极nO区域之间垂直延伸的沟道区域CH2。区域nl、n2总体通过衬底PW的N型掺杂所形成。浮置栅极FG总体由层I多晶硅或“polyl”所制成，并且通过栅极氧化物层Dl而形成于衬底PW上。状态控制栅极CG总体由层2多晶硅或“poly2”所制成。每个状态控制栅极CG形成于之前利用栅极氧化物层D2进行覆盖的浮置栅极FG之一上。栅极SGC形成于利用层O多晶硅或“polyO”所填充的沟槽之中，通过栅极氧化物层D3而与衬底隔离。根据所选择的制造方法，形成栅极SGC的传导沟槽可能没有任何电气不连续性。其因此可以被直接用作字线WL。两个存储器单元Cll、C12被覆盖以电介质绝缘材料D0，其可以是二氧化硅Si02。浮置栅极晶体管FGT的漏极区域nl通过穿过绝缘材料DO的触点Cl而耦合至相同的位线BL0这样的存储器单元是沟道擦除或编程的，即通过将衬底置于正擦除电压或负编程电压，通过福勒-诺得海姆(Fowler Nordheim)效应或者通过热电子注入而使得电荷从其浮置栅极被提取或者电荷被注入到其浮置栅极之中。更具体地，存储器单元通过将施加至衬底的正电压与施加至其浮置栅极晶体管的控制栅极CG的负电压组合而被擦除，同时配对存储器单元的浮置栅极晶体管的控制栅极接收正的擦除禁止电压而防止其同时被擦除。类似地，存储器单元通过将施加至位线BL和衬底PW的负电压与施加至其浮置栅极晶体管的控制栅极CG的正电压组合而被编程，同时配对存储器单元的浮置栅极晶体管的控制栅极接收负的编程禁止电压而防止其同时被编程。最后，存储器单元通过将正电压施加至其浮置栅极晶体管的控制栅极以及将正电压施加至相对应的位线而被读取，同时连接至该相同位线的配对存储器单元在其控制栅极上接收负的读取禁止电压而防止其同时被读取。此外，特别是出于小型化的原因，已经研发出了具有全耗尽绝缘体上硅(FDSOI)的薄膜的晶体管技术。该技术对于未来数代的技术具有决定性的优势。首先，由于使用了硅的薄膜，所以经由CMOS类型晶体管的沟道的栅极进行的静电控制与在大型硅衬底上所产生的常规晶体管相比得到了大幅改进。该突出的控制在一方面使得集成电路的性能/消耗权衡有所改进，另一方面为FDSOI技术提供了针对小型化的高度可能性。因此，与同样具有非常良好的静电控制的FinFET(鳍式场效应晶体管)技术相比，FDSOI技术代表了更易于生产的颠覆性技术，与架构形成平面的晶体管与常规技术非常相似。因此，制造方法更为简单。
技术实现思路
因此，期望能够在其中基于CMOS晶体管产生逻辑电路的FDSOI类型的衬底中产生非易失性存储器单元。还期望使得该非易失性存储器单元进一步小型化并且简化这样的存储器单元的控制。—些实施例涉及一种形成于半导体衬底中的存储器单元，包括:在该衬底中所形成的沟槽中垂直延伸并且通过第一栅极氧化物层与该衬底隔离的选择栅极；在该衬底上方延伸并且通过第二栅极氧化物层与衬底隔离的水平浮置栅极；以及在该浮置栅极上方延伸的水平控制栅极。根据一个实施例，选择栅极覆盖浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域隔开。根据一个实施例，该衬底属于全耗尽绝缘体上硅类型的晶片，包括形成于该衬底上的电介质层以及形成于该电介质层上的硅层，该浮置栅极形成于该硅层中，并且该第二栅极氧化物层形成于该电介质层中。根据一个实施例，存储器单元包括形成收集性源极平面(collective sourceplane)的嵌入层，该收集性源极平面与垂直沟道区域电接触，用于收集编程电流，该编程电流用于对该存储器单元以及该衬底中所形成的其它存储器单元进行编程。—些实施例还涉及一种存储器单元的群组，其包括第一个如之前所定义的存储器单元和第二个如之前所定义的第二存储器单元，第一个存储器单元和第二个存储器单元共享相同的垂直选择栅极。一些实施例还涉及一种存储器电路，包括存储器阵列，存储器阵列包括多个如之前所定义的存储器单元。一些实施例还涉及一种存储器电路，包括:至少一个如之前所定义的存储器单元；以及用于对该存储器单元进行编程的电路，被配置为将电势施加至该衬底、垂直选择栅极、控制栅极以及该存储器单元的漏极区域和源极区域，使得热电子通过该第二栅极氧化物层经由该垂直沟道区域被注入到该浮置栅极中。一些实施例还涉及一种存储器电路，包括:至少一个如之前所定义的存储器单元；以及用于擦除该存储器单元的电路，被配置为将电势施加至该衬底、垂直选择栅极、控制栅极以及该存储本文档来自技高网...
【技术保护点】
一种形成于半导体衬底(SUB)中的存储器单元，包括：在所述衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与所述衬底隔离的选择栅极(SGC)；在所述衬底上方延伸并且通过第二栅极氧化物层(D1)与所述衬底隔离的水平浮置栅极(FG)；以及在所述浮置栅极(FG)上方延伸的水平控制栅极(CG)，其特征在于，所述选择栅极(SGC)覆盖所述浮置栅极(FG)的侧面，所述浮置栅极仅通过所述第一栅极氧化物层(D3)与所述选择栅极隔开，并且仅通过所述第二栅极氧化物层(D1)与在所述衬底(SUB)中沿所述选择栅极延伸的垂直沟道区域(CH2)隔开。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：A·雷尼耶，JM·米拉贝尔，S·尼埃尔，F·拉罗萨，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。