集成电路封装件及其制造方法技术

本发明专利技术是关于集成电路封装件及其制造方法。根据本发明专利技术的一实施例的集成电路封装件包含：承载元件，具有相对的第一承载面及第二承载面；至少一第一集成电路元件，设置于该第一承载面；第一注塑壳体，设置于该第一承载面且塑封该第一集成电路元件；至少一第二集成电路元件，设置于该第二承载面；若干导通柱，设置于该第二承载面且经配置以与该第一集成电路元件及该第二集成电路元件电连接；及第二注塑壳体，设置于该第二承载面且塑封该第二集成电路元件与该若干导通柱，其中该导通柱远离该第二承载面的底部暴露于该第二注塑壳体外。本发明专利技术可满足电子产品日趋功能强大而尺寸缩小的需求。

【技术实现步骤摘要】

本专利技术涉及半导体领域技术，特别涉及半导体领域中的集成电路封装件及其制造 方法。
技术介绍
通常，集成电路封装件所封装的集成电路元件，如裸片等都设置在封装基板或导 线框架条等承载元件的一侧，而承载元件的另一侧则集中提供输入/输出（I/O)引脚。即，这 些集成电路封装件采用的是单面封装的方式。依照这种传统的封装方式，随着所要封装的 集成电路元件数量越来越多，该集成电路封装件的体积也相应增大。虽然可提供选择采用 肩并肩或堆叠方式在集成电路封装件的平面尺寸或高度上取得折中或期待材料等相关技 术的进一步发展，然面对市场对电子产品尺寸日益严苛的要求，如何在现有的技术条件下 尽可能降低集成电路封装件的尺寸是业界一直关切的问题。
技术实现思路
本专利技术的目的之一在于提供一，其可充分利用现有 的封装条件而进一步降低集成电路封装件的尺寸。 根据本专利技术的一实施例，一集成电路封装件包含:承载元件，其选自封装基板与导 线框架中一者，该承载元件具有相对的第一承载面及第二承载面;至少一第一集成电路元 件，设置于该承载元件的第一承载面;第一注塑壳体，设置于该承载元件的第一承载面且塑 封该第一集成电路元件;至少一第二集成电路元件，设置于该承载元件的第二承载面;若干 导通柱，设置于该承载元件的第二承载面且经配置以与该第一集成电路元件及该第二集成 电路元件电连接;及第二注塑壳体，设置于该承载元件的第二承载面且塑封该第二集成电 路元件与该若干导通柱，其中该导通柱远离该第二承载面的底部暴露于该第二注塑壳体 外。 在本专利技术的一实施例中，所暴露的该导通柱的底部是经电镀或化学镀金处理。集 成电路封装件进一步包含溅镀于其外表面的信号屏蔽层。该导通柱的最小平面尺寸为 250um*250um，最小高度为170um。集成电路封装件的厚度可小于1mm，甚至控制为小于等于 0.8mm〇 本专利技术的另一实施例还提供了一制造集成电路封装件的方法，其可制造上述集成 电路封装件，具体包含:提供一承载元件，其选自封装基板与导线框架中一者，该承载元件 具有相对的第一承载面及第二承载面，且该第二承载面上设有若干导通柱;将多个第二集 成电路元件封装于该承载元件的第二承载面，其包含注塑形成塑封该第二集成电路元件与 该导通柱的第二注塑壳体;将多个第一集成电路元件封装于该承载元件的第一承载面，其 包含注塑形成塑封该第一集成电路元件的第一注塑壳体;研磨该第二注塑壳体的底面以暴 露该导通柱远离该第二承载面的底部；以及对所暴露的该导通柱的底部作抗氧化处理。在 一实施例中，该制造集成电路封装件的方法进一步包含在将多个第二集成电路元件封装于 承载元件的第二承载面后将所封装的中间品分为多个区块，每一区块包含多个封装单元； 将多个区块放置并固持于承载基板框架的相应承载位置;及在将多个第一集成电路元件封 装于承载元件的第一承载面后将多个区块自承载基板框架释放。其中将多个区块固持于承 载基板框架的相应承载位置包含在第二注塑壳体所在侧使用黏胶带将多个区块与承载基 板框架固定为一体。 本专利技术实施例提供的，可在承载元件的两面均设置 封装结构，从而在实现功能多样的复杂集成电路封装件时亦可有效的控制产品的尺寸，满 足电子产品日趋功能强大而尺寸缩小的需求。【附图说明】 图1所示是根据本专利技术一实施例的集成电路封装件的剖面侧视图 图2a-2e所示是根据本专利技术一实施例的制造一集成电路封装件的方法的主要步骤 流程示意图，各图示出了相应步骤得到的产品结构的剖面侧视图图3a-3e所示是根据本专利技术一实施例的制造集成电路封装件的方法中进行分区作 业的流程示意图【具体实施方式】 为更好的理解本专利技术的精神，以下结合本专利技术的部分优选实施例对其作进一步说 明。 图1所示是根据本专利技术一实施例的集成电路封装件10的剖面侧视图。与现有的单 面封装技术不同，本专利技术采用的是双面封装技术。 具体的，如图1所示，该集成电路封装件10包含一承载待封装元件的承载元件12， 其具有相对的第一承载面120及第二承载面122。该承载元件12可选自封装基板与导线框架 中一者，本实施例中采用的是封装基板。 该集成电路封装件10进一步包含至少一第一集成电路元件14、至少一第二集成电 路元件16,及若干导通柱18。第一集成电路元件14与第二集成电路元件16等待.封装元件的 具体类型和数目可视产品需求决定，如在本实施例中，第一集成电路元件14为两个，而第二 集成电路元件16仅一个。该第一集成电路元件14可以惯常的封装方式设置于该承载元件12 的第一承载面120,并由设置于该承载元件12的第一承载面120的第一注塑壳体13塑封。类 似的，该第二集成电路元件16可以惯常的封装方式设置于该承载元件12的第二承载面122， 并由设置于该承载元件12的第二承载面120的第二注塑壳体15塑封。对于一些高频率工作 或易受电磁干扰的该集成电路封装件10,还可在该集成电路封装件10的外表面，包含第一 注塑壳体13外表面、第二注塑壳体15外表面及承载元件12外侧面等上溅镀一屏蔽层17以进 一步提高抗电磁干扰能力。若干导通柱18,可采用常见的铜柱设置于该承载元件12的第二 承载面122且经配置以与该第一集成电路元件14及该第二集成电路元件16电连接。具体的， 该承载元件12上设有若干电连接结构(未示出），如迹线(trace)或导通孔(via)等可提供第 一集成电路14于第一承载面120上的引脚及第二集成电路16于第二承载面122上的引脚至 相应导通柱18的电连接。该导通柱18远离第二承载面122的底部180暴露于第二注塑壳体15 外，并经电镀或化学镀金处理以达到抗氧化的作用。 在将该集成电路封装件10连接至外部电路结构（未示出），如一印刷电路上时，该 导通柱18作为集成电路封装件10的外部引脚藉由焊锡等方式安装固定于该外部电路结构 上并可实现相应的电连接。 图2a_2e所示是根据本专利技术一实施例的制造一集成电路封装件10的方法的主要步 骤流程示意图，其中各图示出了相应步骤得到的产品结构的剖面侧视图。该方法可制造前 述的集成电路封装件10。简单起见，图2a_2e仅示出了对应该一集成电路封装件10的一个封 装单元;而在实际生产中如本领域技术人员所了解的是多个封装单元同时进行的。如图2a所示，首先提供一承载元件12，其选自封装基板与导线框架中一者，该承载 元件12具有相对的第一承载面120及第二承载面122,且该第二承载面122上设有若干导通 柱18,例如铜柱。该导通柱18可藉由蚀刻，如光蚀刻的方式在该第二承载面122上生成。此 外，该承载元件12上设有若干电连接结构(未示出），如迹线(trace)或导通孔(via)等可提 供第一承载面120上端子与第二承载面122上端子与相应导通柱18间的电连接。如图2b所示，将多个第二集成电路元件16(每个封装单元为至少一个)封装于该承 载元件12的第二承载面122,其包含注塑形成塑封该第二集成电路元件16与该导通柱18的 第二注塑壳体15。具体的封装形式有多种，可采用本领域人员所熟知的一些常用封装形式。 封装后该第二集成电路元件16的引脚(未示出）可通过锡球或凸块30等与第二承载面122上 的相应端子电连接，并藉由电连接结构进一步与本文档来自技高网...

【技术保护点】
一种集成电路封装件，其包含：承载元件，其选自封装基板与导线框架中一者，所述承载元件具有相对的第一承载面及第二承载面；至少一第一集成电路元件，设置于所述承载元件的第一承载面；第一注塑壳体，设置于所述承载元件的第一承载面且塑封所述第一集成电路元件；至少一第二集成电路元件，设置于所述承载元件的第二承载面；若干导通柱，设置于所述承载元件的第二承载面且经配置以与所述第一集成电路元件及所述第二集成电路元件电连接；及第二注塑壳体，设置于所述承载元件的第二承载面且塑封所述第二集成电路元件与所述若干导通柱，其中所述导通柱远离所述第二承载面的底部暴露于所述第二注塑壳体外。

【技术特征摘要】

【专利技术属性】
技术研发人员：汪虞，王政尧，
申请(专利权)人：苏州日月新半导体有限公司，
类型：发明
国别省市：江苏;32