具有子DAC的DAC以及相关方法技术

一种DAC可以包括被配置为接收数字输入信号的解码器、以及并联地耦合至解码器的第一和第二子DAC，第一和第二子DAC中的每个子DAC具有第一LSB库和第二LSB库以及耦合在第一LSB库与第二LSB库之间的MSB库。解码器可以被配置为基于数字输入信号来选择性地控制第一LSB库和第二LSB库以及MSB库。该DAC可以包括输出网络，该输出网络耦合至第一子DAC和第二子DAC并且被配置为生成与数字输入信号相关的模拟输出信号。

【技术实现步骤摘要】

本公开内容涉及电子设备的领域，并且更特别地，涉及数模转换器以及相关方法。
技术介绍
针对音频应用的数模转换通过在每个采样时刻将输出模拟信号生成为给定数目的基本量或者基本贡献(contribution)之和来加以执行。这些基本量可以包括例如由基本电流生成器供应或者由电阻器生成的电流、或者存储在电容器中的电荷。根据在转换中采用的方法，数模转换能够粗略地被划分为两个主要类别，即也就是“测温(thermometric)”编码或者“二进制”编码。在测温编码中，用于生成输出模拟信号而使用的基本贡献采取彼此相同的值并且通过相异的源编号N来加以生成，其中N＝2n表示对于等于n的比特数目而言的输出模拟信号的电平的数目。可选地，为了获得平衡的输出模拟信号，即零均值的输出信号，能够采取关于零对称的正值或负值，基本源的一半(N/2)可以被设计用于向输出模拟信号供应正的基本贡献，并且这些源的另一半用于向输出模拟信号供应负的基本贡献。每个基本贡献的值是2AMAX/2n，其中AMAX表示输出模拟信号应当采取的正或负的最大幅度。不同地，在二进制编码中，将被实施用于提供基本贡献的相异源的数目等于数模转换器的比特数目n，该比特数目n等于n＝log2N。集成的基本源(例如，电流生成器)的尺寸是不相同的，但是以如下方式适当地被分等级：由此产生的基本贡献是2的幂关于最大值AMAX的因数(submultiple)，其中最低有效位(LSB)具有2AMAX/2n的权重，而最高有效位(MSB)具有AMAX的权重。
技术实现思路
一般而言，数模转换器(DAC)可以包括被配置为接收数字输入信号的解码器、以及并联地耦合至解码器的第一子DAC和第二子DAC。第一子DAC和第二子DAC中的每个子DAC可以包括第一LSB库和第二LSB库以及MSB库，MSB库耦合在第一LSB库与第二LSB库之间。解码器可以被配置为基于数字输入信号来选择性地控制第一LSB库和第二LSB库以及MSB库。该DAC可以包括输出网络，输出网络耦合至第一子DAC和第二子DAC并且被配置为生成与数字输入信号相关的模拟输出信号。更具体地，解码器可以被配置为基于来自数字输入信号的LSB值来设置第一LSB库和第二LSB库的状态。解码器可以被配置为设置第一LSB库和第二LSB库的状态以使得第一LSB库的状态与第二LSB库的状态是互补的。解码器可以被配置为基于来自数字输入信号的MSB值来设置MSB库的状态。输出网络可以包括第一多个开关和第二多个开关，第一多个开关和第二多个开关分别耦合至第一子DAC的输出和第二子DAC的输出。另外，每个LSB库可以包括多个LSB开关，该多个LSB开关并联地耦合至第一参考电压和第二参考电压中的一个参考电压；以及多个LSB电阻器，每个LSB电阻器耦合在该多个LSB开关中的相邻LSB开关之间。MSB库可以包括多个MSB开关，该多个MSB开关并联地耦合至每个子DAC的输出；以及多个MSB电阻器，每个MSB电阻器耦合在该多个MSB开关中的相邻MSB开关之间。该多个MSB开关和该多个MSB电阻器可以限定可调节的分压器。每个MSB电阻器可以具有四倍于每个LSB电阻器的电阻值的电阻值。另一方面针对的是一种DAC中的第一子DAC，该DAC包括并联地耦合至第一子DAC的第二子DAC、接收数字输入信号并且耦合至第一子DAC和第二子DAC的解码器、以及耦合至第一子DAC和第二子DAC并且生成与数字输入信号相关的模拟输出信号的输出网络。第一子DAC可以包括第一LSB库和第二LSB库；以及耦合在第一LSB库与第二LSB库之间的MSB库，解码器基于数字输入信号来选择性地控制第一LSB库和第二LSB库以及MSB库。另一方面针对的是一种制作DAC的方法。该方法可以包括提供解码器以接收数字输入信号，以及将第一子DAC和第二子DAC并联地耦合至解码器。第一子DAC和第二子DAC中的每个子DAC可以包括第一LSB库和第二LSB库以及MSB库，MSB库耦合在第一LSB库和第二LSB库之间。解码器可以基于数字输入信号来选择性地控制第一LSB库和第二LSB库以及MSB库。该方法可以包括将输出网络耦合至第一子DAC和第二子DAC并且生成与数字输入信号相关的模拟输出信号。附图说明图1是根据本公开内容的DAC的示意图。图2是来自图1的DAC的子DAC的更详细的示意图。图3是根据本公开内容的解码器的另一实施例的示意图。图4是根据本公开内容的DAC的另一实施例的示意图。图5A-5B是根据本公开内容的DAC的一个实施例的真值表。具体实施方式现在将参考附图，在下文更完全地描述本公开内容，在附图中示出了本专利技术的若干实施例。然而，本公开内容可以以许多不同的形式来体现并且不应当解释为被限制于本文中阐述的实施例。相反，这些实施例被提供以使得本公开内容将是彻底和完整的，并且将向本领域的技术人员完全地传达本公开内容的范围。相似的标号通篇指代相似的元件，并且使用撇符号来指示替换实施例中的类似元件。首先参考图1-2，现在描述根据本公开内容的DAC10。DAC10说明性地包括被配置为接收数字输入信号Vin的解码器31。DAC10说明性地包括并联地耦合至解码器31的第一和第二子DAC11、12。尽管仅详细示出了第一子DAC11(参见图2)，但是第二子DAC12具有相同的结构。在所图示的实施例中，DAC是6比特DAC(即，数字输入信号Vin具有6比特的数字值)，其仅出于示例性目的而被示出。本文中的教导能够被修改以转换其他大小的数字输入信号。在所图示的实施例中，数字输入信号Vin具有4个MSB和2个LSB。第一和第二子DAC11、12中的每个子DAC说明性地包括第一和第二LSB库21、22以及耦合在第一LSB库与第二LSB库之间的MSB库23。解码器31被配置为基于数字输入信号Vin来选择性地控制第一和第二LSB库21、22以及MSB库23。更具体地，解码器31被配置为基于来自数字输入信号Vin的LSB值来设置第一和第二LSB库21、22的状态。解码器31被配置为设置第一和第二LSB库21、22的状态以使得第一LSB库的状态与第二LSB库的状态是互补的。此外，解码器31被配置为基于来自数字输入信号Vin的MSB值来设置MSB库23的状态。另外地，每个LSB库21、22说明性地包括：并联地耦合至第一<本文档来自技高网...

【技术保护点】
一种数模转换器(DAC)，包括：解码器，被配置为接收数字输入信号；并联地耦合至所述解码器的第一子DAC和第二子DAC，所述第一子DAC和所述第二子DAC中的每个子DAC包括第一最低有效位(LSB)库和第二LSB库以及最高有效位(MSB)库，所述MSB库耦合在所述第一LSB库与所述第二LSB库之间；所述解码器被配置为基于所述数字输入信号来选择性地控制所述第一LSB库和所述第二LSB库以及所述MSB库；以及输出网络，所述输出网络耦合至所述第一子DAC和所述第二子DAC并且被配置为生成与所述数字输入信号相关的模拟输出信号。

【技术特征摘要】
2014.12.17 US 14/573,0831.一种数模转换器(DAC)，包括：
解码器，被配置为接收数字输入信号；
并联地耦合至所述解码器的第一子DAC和第二子DAC，所述第
一子DAC和所述第二子DAC中的每个子DAC包括第一最低有效位
(LSB)库和第二LSB库以及最高有效位(MSB)库，所述MSB库
耦合在所述第一LSB库与所述第二LSB库之间；
所述解码器被配置为基于所述数字输入信号来选择性地控制所
述第一LSB库和所述第二LSB库以及所述MSB库；以及
输出网络，所述输出网络耦合至所述第一子DAC和所述第二子
DAC并且被配置为生成与所述数字输入信号相关的模拟输出信号。
2.根据权利要求1所述的DAC，其中所述解码器被配置为，基
于来自所述数字输入信号的LSB值来设置所述第一LSB库和所述第
二LSB库的状态。
3.根据权利要求2所述的DAC，其中所述解码器被配置为，设
置所述第一LSB库和所述第二LSB库的状态，以使得所述第一LSB
库的状态与所述第二LSB库的状态是互补的。
4.根据权利要求1所述的DAC，其中所述解码器被配置为，基
于来自所述数字输入信号的MSB值来设置所述MSB库的状态。
5.根据权利要求1所述的DAC，其中所述输出网络包括第一多
个开关和第二多个开关，所述第一多个开关和所述第二多个开关分
别耦合至所述第一子DAC的输出和所述第二子DAC的输出。
6.根据权利要求1所述的DAC，其中每个LSB库包括：
多个LSB开关，所述多个LSB开关并联地耦合至第一参考电压
和第二参考电压中的一个参考电压；以及
多个LSB电阻器，每个LSB电阻器耦合在所述多个LSB开关
中的相邻LSB开关之间。
7.根据权利要求6所述的DAC，其中所述MSB库包括：
多个MSB开关，所述多个MSB开关并联地耦合至每个子DAC
的输出；以及
多个MSB电阻器，每个MSB电阻器耦合在所述多个MSB开关
中的相邻MSB开关之间。
8.根据权利要求7所述的DAC，其中所述多个MSB开关和所
述多个MSB电阻器限定可调节的分压器。
9.根据权利要求7所述的DAC，其中每个MSB电阻器具有四
倍于每个LSB电阻器的电阻值的电阻值。
10.一种数模转换器(DAC)中的第一子DAC，所述DAC包
括并联地耦合至所述第一子DAC的第二子DAC、接收数字输入信
号并且耦合至所述第一子DAC和所述第二子DAC的解码器、以及
耦合至所述第一子DAC和所述第二子DAC并且生成与所述数字输
入信号相关的模拟输出信号的输出网络，所述第一子DAC包括：
第一最低有效位(LSB)库和第二LSB库；以及
最高有效位(MSB)库，所述MSB库耦合在所述第一LSB库
与所述第二LSB库之间，所述解码器基于所述数字输入信号来选择
性地控制所述第一LSB库和所述第二LSB库以及所述MSB库。
11.根据权利要求10所述的第...

【专利技术属性】
技术研发人员：J·L·沃利，M·奥尔沃迪，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：美国;US