半导体结构的形成方法技术

一种半导体结构的形成方法。所述形成方法首先在半导体衬底的第一区域上形成第一伪栅极，在半导体衬底的第二区域上形成第二伪栅极，并在第一伪栅极两侧形成第一偏移侧墙，在第二伪栅极两侧形成第二偏移侧墙，采用所述第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层，再采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层，对所述第一区域和第二区域进行表面预处理，以去除所述第一光刻胶层和所述第二光刻胶层产生的聚合物，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽，并在凹槽内填充应力材料。所述形成方法使半导体结构的良率大幅提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
在先进半导体工艺中，应力工程是加强器件性能的其中一项重要项目。对于PMOS晶体管而言，可以采用嵌入式硅锗技术(EmbeddedSiGeTechnology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗之间的晶格失配对沟道区域产生压应力。同样的，对于NMOS晶体管而言，可以采用嵌入式碳锗技术(EmbeddedSiCTechnology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。锗硅和碳硅的生长是一种选择性生长，其对表面污染物和氧化物十分敏感。一旦凹槽表面有任何缺陷，或者凹槽的形貌不良，锗硅和碳硅的生长就会异常甚至无法生长。然而，现有半导体结构的形成方法中，所形成的凹槽却经常出现表面缺陷或者形貌不良的情况，导致半导体结构良率较低。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，以形成表面清洁且形貌良好的凹槽，从而提高半导体结构的良率。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；在所述第一伪栅极两侧形成第一偏移侧墙，在所述第二伪栅极两侧形成第二偏移侧墙；采用第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层；采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层；对所述第一区域和第二区域进行表面预处理；刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽；在所述凹槽内填充应力材料。可选的，全部所述第一区域分成N个部分，全部所述第二区域也分成N个部分；对所述第一区域进行所述第一轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第一区域进行所述第一轻掺杂漏注入，其它N-1个部分的所述第一区域也同时被所述第一光刻胶层覆盖，每次进行所述第一轻掺杂漏注入后，均去除所述第一光刻胶层；对所述第二区域进行所述第二轻掺杂漏注入分为N次进行，每次只对其中一个部分的所述第二区域进行所述第二轻掺杂漏注入，其它N-1个部分的所述第二区域也同时被所述第二光刻胶层覆盖，每次进行所述第二轻掺杂漏注入后，均去除所述第二光刻胶层；N为自然数，且N的大小范围为3～10。可选的，所述表面预处理包括进行灰化处理和清洗处理的至少其中一种处理。可选的，所述灰化处理采用的气体包括氧气，或者包括氢气和氮气的组合气体。可选的，所述灰化处理采用的温度范围为20℃～120℃，采用的时间范围为10s～15min。可选的，所述清洗处理采用的试剂包括SC1标注溶液、臭氧和氢氟酸的至少其中之一。可选的，所述清洗处理采用的温度范围为20℃～80℃，采用的时间范围为30s～20min。可选的，每次去除所述第一光刻胶层或所述第二光刻胶层之后，均进行清除处理。可选的，将去除所述第一光刻胶层或所述第二光刻胶层之后的最后一次所述清除处理与所述表面预处理合并。可选的，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽包的步骤包括：在所述第一区域和第二区域上形成侧墙材料层；刻蚀位于所述第一区域上的所述侧墙材料层，直至所述第一区域上剩余的所述侧墙材料层成为第一侧墙；以所述侧墙为掩模，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成所述凹槽。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，首先提供半导体衬底，然后在半导体衬底的第一区域上形成第一伪栅极，在半导体衬底的第二区域上形成第二伪栅极，并在第一伪栅极两侧形成第一偏移侧墙，在第二伪栅极两侧形成第二偏移侧墙，之后，采用所述第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层，再采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层，此后，对所述第一区域和第二区域进行表面预处理，以去除所述第一光刻胶层和所述第二光刻胶层产生的聚合物，接着，刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽，并在凹槽内填充应力材料，从而形成应力层。由于采用了所述表面预处理步骤，能够将聚合物完全去除干净，从而防止凹槽变形，因此，凹槽表面清洁且形貌良好，因此最终形成在凹槽内的应力层结构良好，半导体结构的良率大幅提高。进一步，所述表面预处理可以为灰化处理。所述灰化处理采用的温度范围可以为20℃～120℃，采用的时间范围可以为10s～15min。上述处理温度范围内，能够使聚合物被灰化去除，同时在相应的处理时间内能够防止其它结构受灰化处理的影响。在所述处理温度范围内，如果处理时间太短，小于10s，则无法较好地起到去除聚合物的目的，而如果处理时间太长，大于15min时，则会对半导体衬底产生不利影响(例如产生氧化作用)，并且降低了工艺效率，影响产能。附图说明图1至图6为现有半导体结构的形成方法各步骤对应结构示意图；图7至图13是本专利技术实施例所提供的半导体结构的形成方法各步骤对应结构示意图。具体实施方式请参考图1至图6，示出了现有半导体结构的形成方法。请参考图1，提供半导体衬底100，半导体衬底100具有第一区域(未标注)和第二区域(未标注)，所述第一区域与第二区域之间以隔离结构(未标注)隔开。所述第一区域可以为NMOS晶体管区域，所述第二区域可以为PMOS晶体管区域，或者所述第一区域可以为PMOS晶体管区域，所述第二区域可以为NMOS晶体管区域。请继续参考图1，在所述第一区域上形成第一伪栅极111，在所述第二区域上形成第二伪栅极121。并且，在所述第一伪栅极111上形成第一硬掩膜层112，在所述第二伪栅极121上形成第二硬掩膜层122。需要说明的是，在所述第一区域上形成第一伪栅极111之前，还可以在所述第一区域上形成第一界面层(未示出)、第一高K介质层(未标注)和第一帽盖层(未标注)。在所述第二区域上形成第二伪栅极121之前，还可以在所述第二区域上形成第二界面层(未示出)、第二高K介质层(未标注)和第二帽盖层(未标注)。请参考图2，在第一伪栅极111两侧形成第一偏移侧墙113，且第一偏移本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；在所述第一伪栅极两侧形成第一偏移侧墙，在所述第二伪栅极两侧形成第二偏移侧墙；采用第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂漏注入，去除所述第一光刻胶层；采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂漏注入，去除所述第二光刻胶层；对所述第一区域和第二区域进行表面预处理；刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽；在所述凹槽内填充应力材料。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一区域和第二区域；
在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；
在所述第一伪栅极两侧形成第一偏移侧墙，在所述第二伪栅极两侧形成
第二偏移侧墙；
采用第一光刻胶层覆盖所述第二区域，对所述第一区域进行第一轻掺杂
漏注入，去除所述第一光刻胶层；
采用第二光刻胶层覆盖所述第一区域，对所述第二区域进行第二轻掺杂
漏注入，去除所述第二光刻胶层；
对所述第一区域和第二区域进行表面预处理；
刻蚀所述第一伪栅极两侧下方的半导体衬底以形成凹槽；
在所述凹槽内填充应力材料。
2.如权利要求1所述的形成方法，其特征在于：
全部所述第一区域分成N个部分，全部所述第二区域也分成N个部分；
对所述第一区域进行所述第一轻掺杂漏注入分为N次进行，每次只对其
中一个部分的所述第一区域进行所述第一轻掺杂漏注入，其它N-1个部分的
所述第一区域也同时被所述第一光刻胶层覆盖，每次进行所述第一轻掺杂漏
注入后，均去除所述第一光刻胶层；
对所述第二区域进行所述第二轻掺杂漏注入分为N次进行，每次只对其
中一个部分的所述第二区域进行所述第二轻掺杂漏注入，其它N-1个部分的
所述第二区域也同时被所述第二光刻胶层覆盖，每次进行所述第二轻掺杂漏
注入后，均去除所述第二光刻胶层；
N为自然数，且N的大小范围为3～10。
3.如...

【专利技术属性】
技术研发人员：于书坤，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31