高速锗/硅雪崩光电二极管制造技术

本发明专利技术提供一种高速锗/硅(Ge/Si)雪崩光电二极管，可包括衬底层、设于所述衬底层上的底部接触层、设于所述底部接触层上的缓冲层、设于所述缓冲层上的电场控制层、设于所述电场控制层上的雪崩层、设于所述雪崩层上的电荷层、设于所述电荷层上的吸收层和设于所述吸收层上的顶部接触层。所述电场控制层可用于控制所述雪崩层中的电场。

【技术实现步骤摘要】
【专利说明】高速锗/硅雪崩光电二极管相关专利申请的交叉参考本专利技术是要求2014年12月1日提交的申请号为6 2/124，174的美国临时专利申请的优先权，和2015年12月7日提交的申请号为14/961，675的美国非临时专利申请的优先权，此处其整体被引入用于参考。
本专利技术涉及光电子芯片器件，尤其涉及高速锗/硅雪崩光电二极管。
技术介绍
对于工作在25兆比特/秒(25Gb/s)或以上速率的高速雪崩光电二极管，通常需要非常薄的雪崩层，以缩短雪崩建立时间。锗/硅(Ge/Si)雪崩光电二极管(Ge/Si APD)的现有结构示于图6。然而，当硅雪崩层变得很薄(如，10nm)时，该现有结构往往会遇到一些问题。首先，薄硅层致使耗尽区厚度减小，并导致电容增加，从而增加RC时间，并降低了该光电二极管的带宽。其次，薄本征硅雪崩层会被η+底部硅接触层极大地影响。硅材料不同于II1-V族材料，并在温度300Κ下具有相对高的态密度(2.9X1019/cm3)，其意味着需要重掺杂的硅(如lX1019/cm3)，以形成欧姆接触。另一方面，本征硅雪崩层应该具有很低的参杂浓度(如lxl015/cm3)，以在雪崩层内产生均匀电场。在外延生长期间，在本征硅(1-Si)层与重η+掺杂硅(n+Si)层之间存在的巨大浓度差往往导致载流子扩散或自掺杂效应，这些将影响雪崩层中的载流子分布，从而影响耗尽区的厚度，并影响电场分布，如图7所示。
技术实现思路
以下内容仅为说明性的，并不旨在以任何方式限制。即，以下提供的内容用于介绍此处描述的新颖和非显而易见的技术的概念、要点、效果和优点。在下面进一步详细描述优选实施例。因此，以下内容既不旨在确定要求权利的主题的基本特征，也不旨在用于确定要求权利的主题的范围。—方面，本专利技术提供一种光电子器件，所述器件可包括锗/娃雪崩光电二极管。所述锗/硅雪崩光电二极管可包括设于衬底层上的底部接触层、设于所述底部接触层上的缓冲层、设于所述缓冲层上的电场控制层、设于所述电场控制层上的雪崩层、设于所述雪崩层上的电荷层、设于所述电荷层上的吸收层和设于所述吸收层上的顶部接触层。所述电场控制层可用于控制所述雪崩层中的电场。附图的简要说明附图用于提供对本专利技术的进一步理解，并被并入作为本说明书的一部分。附图示出本专利技术的实施例并与文字描述一起用于解释本专利技术的原理。附图可不必是成比例的，以便更好地描述图示主题的特定特征。图1是根据本专利技术一个实施例的锗/硅雪崩光电二极管结构截面图。图2是根据本专利技术另一个实施例的锗/硅雪崩光电二极管结构截面图、及其掺杂浓度和电场。图3是根据本专利技术又一个实施例的锗/硅雪崩光电二极管结构截面图。图4是根据本专利技术另一个实施例的锗/硅雪崩光电二极管制造工艺流程图。图5是根据本专利技术另一个实施例的锗/硅雪崩光电二极管的扩散电阻分布的测量结果图。图6是现有的锗/硅雪崩光电二极管结构截面图、它的掺杂浓度和电场。图7是现有的另一锗/硅雪崩光电二极管结构截面图、它的掺杂浓度和电场。【具体实施方式】本专利技术提供新颖的锗/硅雪崩光电二极管(Ge/SiAPD)结构的各种实施例，解决上述与现有的Ge/Si AH)设计相关的问题。图1根据本专利技术一个实施例示出了Ge/Si APD结构100。参考图1，Ge/Si APD结构100可包括衬底层105、底部接触层110、缓冲层120、电场控制层130、雪崩层140、电荷层150、吸收层160和顶部接触层170 ο衬底层105可从体硅晶圆或绝缘体上硅(SOI)晶圆制备。底部接触层110可为重η-掺杂(η+)硅接触层。缓冲层120可为本征硅(1-Si)缓冲层。电场控制层130可为η-掺杂硅电场控制层，用于控制雪崩层140中的电场分布。雪崩层140可为本征硅(1-Si)雪崩层。电荷层150可为P-掺杂硅电荷层。吸收层160可为锗吸收层，可包括锗、锗锡、锗硅、锗锡硅或一个或多个其他II1-V族复合半导体材料。顶部接触层170可为重P-掺杂(P+ )非晶硅(a-Si)接触层。在一些实施例中，电场控制层130可由载流子耗尽的电场控制层形成。图2根据本专利技术另一个实施例示出了Ge/SiATO结构200、它的掺杂浓度分布270和电场分布AH)结构200可为Ge/Si AI3D结构100的变形。参考图2，Ge/Si AI3D结构200可包括衬底层205、底部接触层210、缓冲层215、电场控制层220、雪崩层230、电荷层240、吸收层250和顶部接触层260。衬底层205可从体硅晶圆或绝缘体上硅(SOI)晶圆制备。底部接触层210可为重η-掺杂(η+)硅接触层。电场控制层220可为η-掺杂硅电场控制层，用于控制雪崩层230中的电场分布。雪崩层230可为本征硅(1-Si)雪崩层。电荷层240可为p_掺杂硅电荷层。吸收层250可为锗吸收层，可包括锗、锗锡、锗硅、锗锡硅或一个或多个其他II1-V族复合半导体材料。顶部接触层260可为重P-掺杂(p+)非晶硅(a-Si)接触层。在一些实施例中，电场控制层220可由载流子耗尽的电场控制层形成。在本设计中，相较于Ge/Si AI3D结构100，Ge/Si AI3D结构200还可包括本征硅(1-Si)缓冲层215，其可由电场控制层220形成改进的η-掺杂硅电场控制层。在工作电压下，n-Si电场控制层220被完全耗尽，且1-Si缓冲层215却只是部分被耗尽。相应地，来自底部的载流子扩散只影响1-Si缓冲层215，而不影响雪崩层230。在一些实施例中，1-Si缓冲层215的总厚度可由电子渡越时间(electron transittime)确定，或者对应于电子渡越时间。在一些实施例中，1-Si缓冲层215中的电子渡越时间可小于或等于n-Si电场控制层220、1-Si雪崩层230、p-掺杂硅电荷层240和锗吸收层250中的空穴传输的总渡越时间。图3根据本专利技术又一个实施例示出了Ge/Si AI3D结构SOOAe/Si AI3D结构300可为Ge/Si AI3D结构100和Ge/Si AI3D结构200的变形。参考图3，Ge/Si AI3D结构300可包括衬底310、电场控制和缓冲层、雪崩倍增层340、电荷层、吸收层370和顶部接触层380。衬底310可为从体硅晶圆制备的硅衬底，或从绝缘体上硅(SOI)晶圆制备的SOI衬底。电场控制和缓冲层可用于控制倍增层340中的电场分布。倍增层340可为本征硅(1-Si)雪崩层。电荷层可为P-惨杂娃(P-Si)电何层。吸收层370可为错吸收层。顶部接触层380可为重p-惨杂(p+)非晶硅(a-Si)接触层。在一些实施例中，电场控制层可由载流子耗尽的电场控制层形成。在一些实施例中，在一些情况下，Ge/Si APD结构300的掺杂浓度可以具有垂直分布和横向分布。例如，可在电场控制和缓冲层的中心区掺杂，中心区被环绕区330包围。环绕区330可保持较低的本征浓度。电场控制和缓冲层的中心区可为光信号的有源/敏感区。在一些实施例中，类似于Ge/Si APD结构200，并如图3所示，Ge/Si APD结构300的电场控制和缓冲层的中心区至少可包括本征硅(1-Si)缓冲层320和η-掺杂硅(n-Si)电场控制层325。在一些实施例中，电荷层可包括中心区3本文档来自技高网...

【技术保护点】
一种器件，其特征在于，包括：Ge/Si雪崩光电二极管；所述Ge/Si雪崩光电二极管包括：衬底层；设于衬底上的底部接触层；设于所述底部接触层上的缓冲层；设于所述缓冲层上的电场控制层；设于所述电场控制层上的雪崩层；设于所述雪崩层上的电荷层；设于所述电荷层上的吸收层；和设于所述吸收层上的顶部接触层；其中，所述电场控制层为用于控制所述雪崩层中的电场分布。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄梦园，蔡鹏飞，王良波，栗粟，陈旺，洪菁吟，潘栋，
申请(专利权)人：硅光电科技股份有限公司，
类型：发明
国别省市：开曼群岛;KY