一种提高高速ADC有效位数和无杂散动态范围的模拟前端电路制造技术

一种提高高速ADC有效位数和无杂散动态范围的模拟前端电路，涉及一种提高高速ADC性能的模拟前端电路。本发明专利技术是为了解决现有的ADC电路中由于被采样信号夹杂很多谐波和噪声干扰导致ADC性能较差的问题。本发明专利技术包括电容C1～C8、电阻R1～R6、变压器U1～U2；C1的一端和C2的一端分别连接U1的原边线圈端，U1副边线圈的两端连接U2原边线圈的两端，U1的中间抽头连接C3的一端；U2副边线圈的两端分别连接C5和C6的一端；C5另一端连接R1、R2的一端，C6另一端连接R3、R4的一端，R2另一端、R3另一端共同连接C7；C8两端分别连接R5、R6的一端，R5另一端和R1另一端共同连接输出端正极，R6另一端和R4另一端共同连接输出端负极。本发明专利技术适用于提高高速ADC性能。

【技术实现步骤摘要】

【技术保护点】
一种提高高速ADC有效位数和无杂散动态范围的模拟前端电路，其特征在于所述的模拟前端电路包括电容C1～C8、电阻R1～R6、变压器U1～U2；电容C1的一端连接信号输入端，电容C1的另一端连接变压器U1的原边线圈一端；电容C2的一端连接变压器U1的原边线圈的另一端，电容C2的另一端连接地线；变压器U1副边线圈的两端连接变压器U2原边线圈的两端，变压器U1的中间抽头连接电容C3的一端，电容C3的另一端连接地线；变压器U2副边线圈的一端连接电容C5的一端，变压器U2副边线圈的另一端连接电容C6的一端，变压器U2的中间抽头连接电容C4的一端，电容C4的另一端连接地线；电容C5的另一端连接电阻R1的一端及电阻R2的一端，电容C6的另一端连接电阻R3的一端及电阻R4的一端；电阻R2的另一端和电阻R3的另一端共同连接电容C7的一端，电容C7的另一端连接地线；电容C8的两端分别连接电阻R5的一端、电阻R6的一端，电阻R5的另一端和电阻R1的另一端共同连接输出端正极，电阻R6的另一端和电阻R4的另一端共同连接输出端负极。

【技术特征摘要】

【专利技术属性】
技术研发人员：鄂鸿飞，程少林，仇骁，
申请(专利权)人：航天科技控股集团股份有限公司，
类型：发明
国别省市：黑龙江;23