半导体存储器件的字线驱动器电路制造技术

一种字线驱动器电路，可以包括：第一有源区；第二有源区，在第一方向上与第一有源区间隔开，并在基本上垂直于第一方向的第二方向上与第一有源区间隔开；第一接触，形成在第一有源区和第二有源区中的每个的两端；第二接触，在第一有源区和第二有源区中形成在第一接触之间；以及栅极区，沿直线位于形成在第一有源区的第二端上的第一接触与第二接触之间以及形成在第二有源区的第一端上的第一接触与第二接触之间，逆时针围绕形成在第一有源区中的第二接触的部分，并顺时针围绕形成在第二有源区中的第二接触的部分。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2014年12月19日提交的第10-2014-0183747号韩国专利申请的优先权，该韩国专利申请通过引用全部合并于此。
本专利技术的示例性实施例涉及一种半导体存储器件，更具体地讲，涉及一种包括用于驱动字线的字线驱动器电路的半导体存储器件。
技术介绍
图1是示出已知字线驱动器电路的电路图。参见图1，字线驱动器电路包括第一字线驱动器110至第四字线驱动器140。字线驱动器电路包括PMOS晶体管区150，PMOS晶体管区150包括第一PMOS晶体管P1至第四PMOS晶体管P1。第一字线驱动器110包括第一PMOS晶体管P1、NMOS晶体管N1_1和NMOS晶体管N1_2，第一PMOS晶体管P1用于响应于主字线信号MWLB将第一字线信号WL1上拉至第一子字线选择信号FX1的电平，NMOS晶体管N1_1用于响应于主字线信号MWLB将第一字线信号WL1下拉至地电压电平，NMOS晶体管N1_2用于响应于第一反相子字线选择信号FXB1将第一字线信号WL1下拉至地电压电平。主字线信号MWLB是经由主字线传输的存储单元驱动信号。第一字线信号WL1是用于驱动子字线的信号。第一子字线选择信号FX1是基于地址信息而具有特定电压电平的信号，其中，地址信息选择子字线。第一PMOS晶体管P1具有接收主字线信号MWLB的栅极、接收第一子字线选择信号FX1的源极和连接至输出线的漏极，其中，输出线用于输出已被上拉至第一子字线选择信号FX1的电平的信号来作为第一字线信号WL1。第二字线驱动器120至第四字线驱动器140具有与第一字线驱动器110相同的配置。第一字线驱动器110至第四字线驱动器140分别响应于主字线信号MWLB和第一子字线选择信号FX1至第四子字线选择信号FX4来激活第一字线信号WL1至第四字线信号WL4。图2是示出在图1中示出的PMOS晶体管区150的布置的布置图。参见图2，PMOS晶体管区150包括第一PMOS晶体管至第四PMOS晶体管(图1中的P1至P4)。第一PMOS晶体管P1至第四PMOS晶体管P4包括相应的第一有源区210至第四有源区240、公共栅极区250和相应的第一金属线M1至第四金属线M4。第一有源区210至第四有源区240在第一方向D1上以特定间隔彼此间隔开。源极区SA形成在第一有源区210至第四有源区240中的每个的两端。源极接触SC形成在源极区SA中。源极接触SC连接至金属线(未示出)且被提供第一子字线选择信号至第四子字线选择信号(图1中的FX1至FX4)。源极接触SC将金属线(未示出)与源极区SA电连接。漏极区DA在第一有源区210至第四有源区240中形成在源极区SA之间，其中，源极区SA形成在第一有源区210至第四有源区240中的每个的两端。第一漏极接触DC1至第四漏极接触DC4分别形成在于第一有源区210至第四有源区240中形成的漏极区DA中。第一漏极接触DC1至第四漏极接触DC4分别连接至第一金属线M1至第四金属线M4，且分别被提供第一字线信号至第四字线信号(图1中的WL1至WL4)。第一金属线M1至第四金属线M4向与第一方向D1基本上垂直的第二方向D2延伸，且被设置为与第一有源区210至第四有源区240交叉。第四金属线M4连接至形成在第四有源区240中的第四漏极接触DC4，且电连接至第四有源区240的漏极区DA。第三金属线M3连接至形成在第三有源区230中的第三漏极接触DC3，且电连接至第三有源区230的漏极区DA。第二金属线M2连接至形成在第二有源区220中的第二漏极接触DC2，且电连接至第二有源区220的漏极区DA。第一金属线M1连接至形成在第一有源区210中的第一漏极接触DC1，且电连接至第一有源区210的漏极区DA。在第一金属线M1至第四金属线M4中的每个连接至第一漏极接触DC1至第四漏极接触DC4中的每个的区域中，第一金属线M1至第四金属线M4中的每个被配置为具有最大宽度。此外，在除第一金属线M1至第四金属线M4中的每个连接至第一漏极接触DC1至第四漏极接触DC4中的每个的区域以外的剩余区域中，第一金属线M1至第四金属线M4中的每个被配置为具有恒定宽度。公共栅极区250形成为围绕除第一漏极接触DC1至第四漏极接触DC4以外的剩余区域。公共栅极区250包括四个开口部分OP。开口部分OP通过垂直穿透公共栅极区250而形成。开口部分OP分别被配置为围绕第一漏极接触DC1至第四漏极接触DC4，且使第一漏极接触DC1至第四漏极接触DC4敞开。公共栅极区250被提供主字线信号(图1中的MWLB)。第一PMOS晶体管P1至第四PMOS晶体管P4响应于经由源极接触SC施加的第一子字线选择信号FX1至第四子字线选择信号FX4以及经由公共栅极区250施加的主字线信号MWLB而被驱动。第一PMOS晶体管P1至第四PMOS晶体管P4经由源极接触SC接收相应的第一子字线选择信号FX1至第四子字线选择信号FX4，其中，第一子字线选择信号FX1至第四子字线选择信号FX4用作响应于地址信息而被选择性地激活的上拉驱动信号。因此，第一PMOS晶体管P1至第四PMOS晶体管P4中的每个在相应的源极区和相应的漏极区之间形成电流路径。该电流路径经由第一漏极接触DC1至第四漏极接触DC4延伸至第一金属线M1至第四金属线M4。由于延伸至第一金属线M1至第四金属线M4的电流路径，第一字线信号WL1至第四字线信号WL4被激活。更具体地讲，由于公共栅极区250的开口部分OP形成为具有相同图案，因此连接至第二金属线M2的第二漏极接触DC2以及连接至第三金属线M3的第三漏极接触DC3在第二方向D2上分别形成在金属线M2和M3的中心。相反，由于公共栅极区250的开口部分OP形成为具有相同大小，因此连接至第一金属线M1的第一漏极接触DC1以及连接至第四金属线M4的第四漏极接触DC4分别向金属线M1和M4的侧部倾斜。此外，形成在第一PMOS晶体管P1至第四PMOS晶体管P4中的源极接触SC和第一漏极接触DC1至第四漏极接触DC4在第一方向D1上未沿直线设置。因此，第一漏极接触DC1至第四漏极接触DC4与相邻栅极区之间的间隔不同。例如，假设，第一漏极接触DC1至第四漏极接触DC4与相应的相邻栅极区的一侧之间在第二方向D2上的间隔是A、B、C和D，第一漏极接触DC1至第四漏极接触DC4与相应的相邻栅极区的另一侧之间在第二方向D2上的间隔是A'、B'、C'和D'。第二晶体管P2中的间隔本文档来自技高网...

【技术保护点】
一种半导体存储器件的字线驱动器电路，包括：第一有源区；第二有源区，在第一方向上与第一有源区间隔开，并在基本上垂直于第一方向的第二方向上与第一有源区间隔开；第一接触，形成在第一有源区和第二有源区中的每个的两端；第二接触，在第一有源区和第二有源区中形成在第一接触之间；以及栅极区，沿直线位于形成在第一有源区的第二端上的第一接触与形成在第一有源区中的第二接触之间以及形成在第二有源区的第一端上的第一接触与形成在第二有源区中的第二接触之间，逆时针围绕形成在第一有源区中的第二接触的部分，并顺时针围绕形成在第二有源区中的第二接触的部分。

【技术特征摘要】
2014.12.19 KR 10-2014-01837471.一种半导体存储器件的字线驱动器电路，包括：
第一有源区；
第二有源区，在第一方向上与第一有源区间隔开，并在基本上垂直于第一方向的第
二方向上与第一有源区间隔开；
第一接触，形成在第一有源区和第二有源区中的每个的两端；
第二接触，在第一有源区和第二有源区中形成在第一接触之间；以及
栅极区，沿直线位于形成在第一有源区的第二端上的第一接触与形成在第一有源区
中的第二接触之间以及形成在第二有源区的第一端上的第一接触与形成在第二有源区中
的第二接触之间，逆时针围绕形成在第一有源区中的第二接触的部分，并顺时针围绕形
成在第二有源区中的第二接触的部分。
2.如权利要求1所述的字线驱动器电路，其中，栅极区具有以下结构：形成在第一
有源区中的第二接触的第一侧以及形成在第二有源区中的第二接触的第二侧是敞开的，
并且栅极区以特定水平的间隙邻近于第二接触。
3.如权利要求1所述的字线驱动器电路，其中，第二有源区在与第一有源区相同的
平面上、在第二方向上位于第一有源区的下面。
4.如权利要求1所述的字线驱动器电路，还包括：
第一金属线，与第一有源区和第二有源区交叉，第一金属线包括突出区，突出区从
在与第二方向相反的方向上的一侧突出且结合至形成在第一有源区中的第二接触；以及
第二金属线，与第一有源区和第二有源区交叉并包括突出区，突出区从在第二方向
上的一侧突出且结合至形成在第二有源区中的第二接触。
5.如权利要求4所述的字线驱动器电路，其中，第一金属线和第二金属线中的每个
在除结合至第二接触的突出区以外的剩余区域中保持恒定宽度。
6.如权利要求1所述的字线驱动器电路，其中，
形成在第一有源区中的第二接触与形成在第二有源区的第一端上的第一接触位于同
一直线上，以及
形成在第二有源区中的第二接触与形成在第一有源区的第二端上的第一接触位于同
一直线上。
7.如权利要求1所述的字线驱动器电路，其中，
第一接触包括电结合至源极区的源极接触，以及
第二接触包括电结合至漏极区的漏极接触。
8.一种半导体存储器件的字线驱动器电路，包括：
第一有源区；
第二有源区，在第一方向上以第一间隔与第一有源区间隔开，并在基本上垂直于第
一方向的第二方向上与第一有源区间隔开；
第三有源区，在第一方向上以第二间隔与第二有源区间隔开；
第四有源区，在第一方向上以第三间隔与第三有源...

【专利技术属性】
技术研发人员：池性洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR