移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够对GOA电路每一级输出端信号的脉宽进行调节。该移位寄存器单元包括输入模块、第一上拉控制模块、第二上拉控制模块、下拉控制模块、上拉模块、下拉模块以及储能模块。输入模块将信号输入端的信号输出至第一节点，储能模块对第一节点的电压进行存储，或将存储电压提供至第一节点。第一上拉控制模块在第一节点、第一时钟信号端和第二时钟信号端的控制下，将第一电压端的电压输出至上拉控制节点；第二上拉控制模块在第一节点的控制下，将第二电压端的电压输出至上拉控制节点；下拉控制模块在第二时钟信号端的控制下将第一节点的电压输出至下拉控制节点。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)以及OLED(ActiveMatrixDrivingOLED，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。上述显示装置通常设置有GOA(GateDriveronArray，阵列基板行驱动)电路，该GOA电路每一级输出端与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对栅线的逐行扫描。然而，现有技术中GOA电路输出端信号的脉宽为固定值，从而使得用户无法根据需要对上述信号的脉宽进行调节。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够对GOA电路每一级输出端信号的脉宽进行调节。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的一方面，提供一种移位寄存器单元，包括包括输入模块、第一上拉控制模块、第二上拉控制模块、下拉控制模块、上拉模块、下拉模块以及储能模块。其中，所述输入模块分别连接所述第一时钟信号端、信号输入端以及第一节点，用于在所述第一时钟信号端的控制下将所述信号输入端的电压输出至所述第一节点。所述第一上拉控制模块分别连接第一电压端、第一时钟信号端、第二时钟信号端、所述第一节点以及上拉控制节点，用于在所述第一时钟信号端、所述第二时钟信号端以及所述第一节点的控制下将所述第一电压端的电压输出至所述上拉控制节点。所述第二上拉控制模块分别连接第二电压端、所述上拉控制节点以及所述第一节点，用于在所述第一节点的控制下将所述第二电压端的电压输出至所述上拉控制节点。所述下拉控制模块分别连接所述第二时钟信号端、所述第一节点以及下拉控制节点，用于在所述第二时钟信号端的控制下将所述第一节点的电压输出至所述下拉控制节点。所述上拉模块分别连接所述上拉控制节点、所述第二电压端以及信号输出端，用于在所述上拉控制节点的控制下将所述第二电压端的电压输出至所述信号输出端。所述下拉模块分别连接所述下拉控制节点、所述第一电压端以及所述信号输出端，用于在所述下拉控制节点的控制下将所述第一电压端的电压输出至所述信号输出端。所述储能模块连接于所述第一节点与所述信号输出端之间，用于将所述第一节点的电压进行存储，或者对所述第一节点进行充电。进一步的，所述第一上拉控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容。其中，所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一电压端，第二极与所述第二晶体管的栅极连接。所述第二晶体管第一极连接所述第一电压端，第二极连接所述第三晶体管的第一极。所述第三晶体管的栅极连接所述第二时钟信号端，第二极连接所述上拉控制节点。所述第四晶体管的栅极连接所述第一节点，第一极连接所述第二晶体管的栅极，第二极连接所述第一时钟信号端。所述第一电容的一端连接所述第二晶体管的栅极，另一端与所述第三晶体管的栅极相连接。进一步的，所述输入模块包括第五晶体管，所述第五晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端，第二极连接所述第一节点。进一步的，所述第二上拉控制模块包括第六晶体管，所述第六晶体管的栅极连接所述第一节点，第一极连接所述第二电压端，第二极连接所述上拉控制节点。进一步的，所述下拉控制模块包括第七晶体管；所述第七晶体管的栅极连接所述第二时钟信号端，第一极连接所述第一节点，第二极连接所述下拉控制节点。进一步的，所述上拉模块包括第八晶体管和第三电容。其中，所述第八晶体管的栅极连接所述上拉控制节点，第一极连接所述第二电压端，第二极连接所述信号输出端。所述第三电容的一端连接所述第二电压端，另一端与所述第八晶体管的栅极相连接。进一步的，所述下拉模块包括第九晶体管和第四电容。其中，所述第九晶体管的栅极连接所述下拉控制节点，第一极连接所述第一电压端，第二极连接所述信号输出端；第四电容的一端与所述第九晶体管的栅极相连接，另一端连接所述第九晶体管的第二极。进一步的，所述储能模块包括第二电容，所述第二电容的一端连接所述第一节点，另一端与所述信号输出端连接。本专利技术的另一方提供一种栅极驱动电路，该栅极驱动电路包括包括至少两级级联的上述任意一种移位寄存器单元，其中，第一级移位寄存器单元的信号输入端与起始信号端相连接，除了所述第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端与下一级移位寄存器单元的信号输入端相连接。本专利技术的又一方面提供一种显示装置，包括上述的栅极驱动电路。本专利技术的再一方面提供一种上述移位寄存器单元的驱动方法，在一图像帧内，所述方法包括：第一阶段具体执行如下操作：在所述第一时钟信号端的控制下，输入模块将信号输入端的电压输出至第一节点；同时所述储能模块将所述第一节点的电压进行存储；第一上拉控制模块将第一电压端的电压进行存储；在所述第一节点的控制下，第二上拉控制模块将第二电压端的电压输出至所述上拉控制节点；其中，第一上拉控制模块、上拉模块、下拉控制模块、下拉模块以及信号输出端无信号输出；第二阶段具体执行如下操作：在所述第二时钟信号端的控制下，所述下拉控制模块将所述储能模块在所述第一阶段存储的电压输出至下拉控制节点，并在所述下拉控制节点的控制下，所述下拉模块将所述第一电压端的电压输出至信号输出端，同时将所述下拉控制节点的电压进行存储；其中，所述输入模块、所述第一上拉控制模块、所述第二上拉控制模块、所述上拉模块无信号输出；第三阶段具体执行如下操作：在所述第一时钟信号端的控制下，所述输入模块将所述信号输入端的电压输出至所述第一节点，所述储能模块将所述第一节点的电压进行存储；所述第一上拉控制模块将所述第一时钟信号端的电压进行存储；所述下拉模块通过在所述第二阶段存储的电压的保持开启状态，并将所述第二电压端的电压输出至所述信号输出端；其中，所述第一上拉控制模块、第二上拉控制模块、所述上拉模块、所述下拉控制模块无信号输出；第四阶段具体执行如下操作：所述第一上拉控制模块在所述第一时钟信号端、所述第二时钟信号端以及所述第一节点的控制下，通过在所述第三阶段存本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括输入模块、第一上拉控制模块、第二上拉控制模块、下拉控制模块、上拉模块、下拉模块以及储能模块；所述输入模块分别连接所述第一时钟信号端、信号输入端以及第一节点，用于在所述第一时钟信号端的控制下将所述信号输入端的电压输出至所述第一节点；所述第一上拉控制模块分别连接第一电压端、第一时钟信号端、第二时钟信号端、所述第一节点以及上拉控制节点，用于在所述第一时钟信号端、所述第二时钟信号端以及所述第一节点的控制下将所述第一电压端的电压输出至所述上拉控制节点；所述第二上拉控制模块分别连接第二电压端、所述上拉控制节点以及所述第一节点，用于在所述第一节点的控制下将所述第二电压端的电压输出至所述上拉控制节点；所述下拉控制模块分别连接所述第二时钟信号端、所述第一节点以及下拉控制节点，用于在所述第二时钟信号端的控制下将所述第一节点的电压输出至所述下拉控制节点；所述上拉模块分别连接所述上拉控制节点、所述第二电压端以及信号输出端，用于在所述上拉控制节点的控制下将所述第二电压端的电压输出至所述信号输出端；所述下拉模块分别连接所述下拉控制节点、所述第一电压端以及所述信号输出端，用于在所述下拉控制节点的控制下将所述第一电压端的电压输出至所述信号输出端；所述储能模块连接于所述第一节点与所述信号输出端之间，用于将所述第一节点的电压进行存储，或者对所述第一节点进行充电。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括输入模块、第一上拉
控制模块、第二上拉控制模块、下拉控制模块、上拉模块、下拉模块
以及储能模块；
所述输入模块分别连接所述第一时钟信号端、信号输入端以及第
一节点，用于在所述第一时钟信号端的控制下将所述信号输入端的电
压输出至所述第一节点；
所述第一上拉控制模块分别连接第一电压端、第一时钟信号端、
第二时钟信号端、所述第一节点以及上拉控制节点，用于在所述第一
时钟信号端、所述第二时钟信号端以及所述第一节点的控制下将所述
第一电压端的电压输出至所述上拉控制节点；
所述第二上拉控制模块分别连接第二电压端、所述上拉控制节点
以及所述第一节点，用于在所述第一节点的控制下将所述第二电压端
的电压输出至所述上拉控制节点；
所述下拉控制模块分别连接所述第二时钟信号端、所述第一节点
以及下拉控制节点，用于在所述第二时钟信号端的控制下将所述第一
节点的电压输出至所述下拉控制节点；
所述上拉模块分别连接所述上拉控制节点、所述第二电压端以及
信号输出端，用于在所述上拉控制节点的控制下将所述第二电压端的
电压输出至所述信号输出端；
所述下拉模块分别连接所述下拉控制节点、所述第一电压端以及
所述信号输出端，用于在所述下拉控制节点的控制下将所述第一电压
端的电压输出至所述信号输出端；
所述储能模块连接于所述第一节点与所述信号输出端之间，用于
将所述第一节点的电压进行存储，或者对所述第一节点进行充电。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第
一上拉控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶
体管以及第一电容；
所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所
述第一电压端，第二极与所述第二晶体管的栅极连接；
所述第二晶体管第一极连接所述第一电压端，第二极连接所述第
三晶体管的第一极；
所述第三晶体管的栅极连接所述第二时钟信号端，第二极连接所
述上拉控制节点；
所述第四晶体管的栅极连接所述第一节点，第一极连接所述第二
晶体管的栅极，第二极连接所述第一时钟信号端；
所述第一电容的一端连接所述第二晶体管的栅极，另一端与所述
第三晶体管的栅极相连接。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输
入模块包括第五晶体管，所述第五晶体管的栅极连接所述第一时钟信
号端，第一极连接所述信号输入端，第二极连接所述第一节点。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第
二上拉控制模块包括第六晶体管，所述第六晶体管的栅极连接所述第
一节点，第一极连接所述第二电压端，第二极连接所述上拉控制节点。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下
拉控制模块包括第七晶体管；
所述第七晶体管的栅极连接所述第二时钟信号端，第一极连接所
述第一节点，第二极连接所述下拉控制节点。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述上
拉模块包括第八晶体管和第三电容；
所述第八晶体管的栅极连接所述上拉控制节点，第一极连接所述
第二电压端，第二极连接所述信号输出端；
所述第三电容的一端连接所述第二电压端，另一端与所述第八晶
体管的栅极相连接。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下
拉模块包括第九晶体管和第四电容；
所述第九晶体管的栅极连接所述下拉控制节点，第一极连接所述
第一电压端，第二极连接所述信号输出端；
第四电容的一端与所述第九晶体管的栅极相连接，另一端连接所
述第九晶体管的第二极。
8.根据权利要求1所述的移位寄存器单元，其特征在于，所述储
能模块包括第二电容，所述第二电容的一端连接所述第一节点，另一
端与所述信号输出端连接。
9.一种栅极驱动电路，其特征在于，包括至少两级级联的如权利<...

【专利技术属性】
技术研发人员：马占洁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11