本申请实施例公开了驱动电路、阵列基板及显示装置。所述驱动电路包括多级级联的移位寄存器，每一级移位寄存器包括多个晶体管和至少一个电容器，其中，移位寄存器中至少一个晶体管的沟道宽长比是根据本级移位寄存器所驱动的像素行的预设的像素个数确定的。本申请实施例提供的驱动电路、阵列基板及显示装置，可以根据像素行的像素个数调整晶体管的沟道宽长比，实现了提高显示均匀性的目的。
【技术实现步骤摘要】
本申请涉及电子
，具体涉及电路领域，尤其涉及一种驱动电路、包含该驱 动电路的阵列基板及包含该阵列基板的显示装置。
技术介绍
随着终端技术的不断发展，各类智能终端所配置的显示屏幕也不再局限于传统的 矩形屏幕，而是逐渐向各种非矩形屏幕发展，以便更好地满足越来越多样化的用户需求。 对于非矩形显示屏幕来说，每一行像素点的总数量并不完全相同，因此每一个像 素行上的驱动负载也是不同的。由于不同的负载会引起不同的信号延迟，因此会使得各行 像素显示不均匀，从而导致非矩形屏幕的显示效果较差的问题。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望能够提供一种能够均匀显示的方案。为 了实现上述一个或多个目的，本申请实施例提供了一种驱动电路、阵列基板及显示装置。 第一方面，本申请实施例提供了一种驱动电路，该驱动电路包括:多级级联的移位 寄存器，每一级移位寄存器包括多个晶体管和至少一个电容器，其中，移位寄存器中至少一 个晶体管的沟道宽长比是根据本级移位寄存器所驱动的像素行的预设的像素个数确定的。 第二方面，本申请实施例提供了一种阵列基板，该阵列基板包括像素阵列以及上 述第一方面所提供的驱动电路，其中，像素阵列为非矩形阵列。 第三方面，本申请实施例提供了一种显示装置，该显示装置包括上述第二方面所 提供的阵列基板。 本申请实施例提供的驱动电路、阵列基板及显示装置，可以包括多级级联的移位 寄存器，每一级移位寄存器可以分别驱动一行像素。在一级移位寄存器中，至少一个晶体管 的沟道宽长比与所驱动的像素行中预设的像素个数相关。由于可以根据像素行中需要驱动 的像素个数调整晶体管的沟道宽长比，从而可以优化每一级移位寄存器的输出能力，改善 驱动电路的驱动能力，最终提高非矩形显示屏幕的显示均匀性。【附图说明】 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它 特征、目的和优点将会变得更明显： 图1是本申请驱动电路的一个实施例的结构示意图； 图2是本申请驱动电路的工作时序图； 图3是本申请驱动电路的移位寄存器的一个实施例的电路示意图； 图4是本申请阵列基板的一个实施例的结构示意图 图5是本申请显示装置的一个实施例的结构示意图； 图6是本申请显示装置的另一个实施例的结构示意图。【具体实施方式】 下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描 述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了 便于描述，附图中仅示出了与有关专利技术相关的部分。 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本申请。 请参考图1，其示出了本申请驱动电路的一个实施例的结构示意图。 如图1所示，本实施例的驱动电路包括N个级联的移位寄存器（表示为Stagel、 Stagel"_StageN)和最后一级的虚拟寄存器(Dummy)。当所有的移位寄存器级联在一起后， 可以逐级打开。该驱动电路的工作时序如图2所示，并且同时参考图1，当外部驱动信号STP 传输至第一级移位寄存器Stage 1，第一级移位寄存器Stage 1可以输出第一行驱动信号G1。 第一行驱动信号G1比外部驱动信号STP延迟一个时钟脉宽。同时第一行驱动信号G1可以触 发下一级移位寄存器Stage2打开进行工作。当下一级移位寄存器Stage2开始工作时，则输 出第二行驱动信号G2,第二行驱动信号G2反馈到上一级移位寄存器Stagel并将其关断。以 此类推，每一级移位寄存器都可以由上一级移位寄存器输出的驱动信号触发，并且每一级 移位寄存器输出的驱动信号都比上一级移位寄存器输出的驱动信号延迟一个时钟脉宽。最 后一级移位寄存器StageN可以由虚拟移位寄存器通过外部关闭信号STPB来进行关断。CKB 和CK为互为反向信号的两个外部时钟信号。 本实施例中的驱动电路可以作为像素薄膜晶体管(TFT)的栅极驱动电路，其输出 信号可以用于打开所驱动的某一行像素薄膜晶体管，从而使得对应的源端信号能够写入该 像素行。每个移位寄存器可以包括多个晶体管和至少一个电容器，其中至少一个晶体管的 沟道宽长比是根据本级移位寄存器所驱动的像素行的预设的像素个数确定的。对于晶体管 来说，沟道的长度和宽度方向可以反映载流子在迀移过程中被捕获的几率，沟道越长，载流 子被捕获的几率越大，沟道越宽，载流子被捕获的几率越小。也就是说，沟道宽长比越大，载 流子越容易漂移，阈值电压越小，流过沟道的电流越大，晶体管输出电压的能力也越强。因 此，可以根据移位寄存器所驱动的像素行中预设的像素个数，来确定在该移位寄存器中的 一个或多个晶体管的沟道宽长比，以便根据像素行的预设的像素个数调整移位寄存器的电 压输出能力，从而使得被驱动的所有像素行能够均匀显示。 在本实施例的一个可选实现方式中，沟道宽长比与像素行的预设的像素个数正相 关。当像素行中要驱动的像素个数不同时，每一个像素行上的驱动负载也是不同的。像素行 中要驱动的像素个数越多，其驱动负载越大，由此引起的信号延迟也更明显。为了避免由此 导致的显示不均匀问题，对于那些要驱动更多个像素的像素行，可以提供更大的驱动电压。 具体地，可以使移位寄存器中一个或多个晶体管的沟道宽长比与其所驱动的像素行的预设 的像素个数正相关，也就是像素行的预设的像素个数越多，则沟道宽长比越大。需要说明的 是，沟道宽长比与预设的像素个数之间的对应关系可以是线性的也可以是非线性的，本申 请对此不作限定。 在本实施例的一个可选实现方式中，移位寄存器中至少一个晶体管为上拉晶体 管。在本实施例中，移位寄存器可以包括多个晶体管和至少一个电容器，每个晶体管可以实 现不同的功能，例如，电压的上拉、下拉或保持等。在移位寄存器的输出端，可以通过一个上 拉晶体管将移位寄存器的输出电压钳位在高电平，以便移位寄存器输出能够输出驱动电 压。由于这个上拉晶体管的上拉能力，可以直接影响到移位寄存器的电压输出能力，因此可 以根据本级移位寄存器所驱动的像素行的预设的像素个数，来确定上拉晶体管的沟道宽长 比。这样，仅对上拉晶体管的沟道宽长比进行调整，而保持其他晶体管的沟道不变，不但可 以实现提高像素行的显示均匀性的目的，而且降低了电路的优化成本。在本实施例的一个可选实现方式中，第N级移位寄存器中上拉晶体管的沟道宽度 Wn可以由下式确定：其中，Wi为第一级移位寄存器中上拉晶体管的沟道宽度，1^为第一级移位寄存器所 驱动的第一行像素的总长度，Ln为第N级移位寄存器所驱动的第N行像素的总长度，N为大于 1的正整数。在本实施例中，各级移位寄存器中上拉晶体管的沟道长度可以是一样的。这样， 只要知道第一级移位寄存器中的沟道宽度，就可以通过上式计算出每一级移位寄存器中上 拉晶体管的沟道宽度。需要说明的是，本实施例中所涉及的某一行像素的总长度，可以是该 像素行的预设的像素个数的长度，而不限定为这一行所有像素的总长度。 下面以一个具有240个像素行的圆形屏幕为例，进行具体说明。对于圆形屏幕来 说，其第1个像素行的总长度可以等于第240个像素行的总长度，第2个像素行的总长度可以 等于第239个像素行的总长度，……第120个像素行的总长本文档来自技高网...
【技术保护点】
一种驱动电路，包括多级级联的移位寄存器，每一级所述移位寄存器包括多个晶体管和至少一个电容器，其特征在于，所述移位寄存器中至少一个晶体管的沟道宽长比是根据本级移位寄存器所驱动的像素行的预设的像素个数确定的。
【技术特征摘要】
【专利技术属性】
技术研发人员：张伟伟，汪梅林，李峻，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。