CAM的测试电路、测试方法和装置制造方法及图纸

本发明专利技术提供一种CAM的测试电路、测试方法和装置。该测试电路包括：与图形生成器、比较电路和故障扫描链相连接的测试控制模块，用于启动和控制测试进程，在启动向图形生成器发送启动命令；图形生成器，用于在接收到启动命令时产生测试图形并输出至待测电路；比较电路，用于获取待测电路在图形生成器产生的测试图形的控制下，执行相应的操作后输出的匹配结果，并在判断待测电路输出的匹配结果与预存储的理论结果不一致时检测为故障，反馈给测试控制模块；测试控制模块在接收到比较电路的反馈结果为故障时，通过故障扫描链实时捕获故障信息，在不影响测试进程的情况下，将故障信息进行移位输出，从而缩短测试时间，降低测试成本。

【技术实现步骤摘要】

本专利技术涉及芯片测试
，尤其涉及一种内容可寻址存储器(ContentAddressable Memory, CAM)的测试电路、测试方法和装置。
技术介绍
随着芯片的集成规模日益增大，芯片制造所面临的挑战也越来越大。芯片制造过程中，由于受到各种外界因素的影响，难免会导致物理缺陷，因此，芯片制造出来后，需要采用有效的测试方案对每颗芯片进行全面测试，以保证每颗出售的芯片的正确性。存储器是芯片的主要组成部分，业界对存储器的测试主要采用在芯片内部加入自测试电路(Build-1n Self Test)的方式，这种方式可以大大提高存储器测试的故障覆盖率，同时减少了对自动化测试设备(Auto Test Equipment, ATE)的依赖，从而降低成本。CAM是一种将搜索数据与自身存储的数据进行比较，然后输出匹配结果的特殊存储器。图1为现有的内容可寻址存储器一种典型测试结构的示意图，如图1所示，通过图形生成器11对内容可寻址存储器12的输入接口施加不同的测试激励，通过结果分析电路13对内容可寻址存储器12的输出接口输出的匹配结果进行片内分析和故障定位。但现有技术中，对于CAM测试，通常将CAM的匹配结果依次移出芯片以进行分析和故障定位，但是在将匹配结果移出时，由于需要将并行的数据转换为串行数据进行输出，在每个数据移出的过程中，都需要先中断CAM测试进程，在将数据移出后，再恢复CAM测试进程，从而导致测试时间长。
技术实现思路
本专利技术提供一种CAM的测试电路、测试方法和装置，用以解决现有技术中存在的测试时间较长，测试成本较高的问题。本专利技术实施例提供一种内容可寻址存储器CAM的测试电路，包括:测试控制模块、图形生成器、比较电路和故障扫描链；所述测试控制模块，与所述图形生成器、比较电路和故障扫描链相连接，用于启动和控制测试进程；在启动时，所述测试控制模块向所述图形生成器发送启动命令；所述图形生成器，与待测电路的输入端相连接，用于在接收到所述测试控制模块发送的所述启动命令时，产生测试图形并输出至所述待测电路，所述待测电路为所述CAM ;所述比较电路，与所述待测电路的输出端相连接，用于获取所述待测电路在所述图形生成器产生的测试图形的控制下，执行相应的操作后输出的匹配结果，并判断所述待测电路输出的匹配结果与预存储的理论结果是否一致，若不一致，则检测为故障，反馈给所述测试控制t吴块；所述故障扫描链，与所述比较电路相连接，包括至少两条扫描链，所述测试控制模块在接收到所述比较电路的反馈结果为故障时，通过所述故障扫描链实时捕获故障信息，并将所述故障信息进行移位输出，所述故障信息包括检测为故障对应的测试图形和所述待测电路输出的匹配结果。本专利技术实施例还提供一种内容可寻址存储器CAM的测试方法，包括:将测试图形输入至待测电路，所述待测电路为所述CAM ;获取所述待测电路在所述测试图形的控制下执行相应的操作后输出的匹配结果;判断所述待测电路输出的匹配结果与所述测试图形对应的理论结果是否一致，若不一致，则检测为故障；通过至少两条扫描链实时捕获检测为故障时对应的故障信息，每条所述扫描链捕获一个故障信息，并将所述故障信息进行移位输出，所述故障信息包括检测为故障对应的测试图形和所述待测电路输出的匹配结果。本专利技术实施例还提供一种内容可寻址存储器CAM的测试装置，包括:输入模块，用于将测试图形输入至待测电路，所述待测电路为所述CAM ;获取模块，用于获取所述待测电路在所述测试图形的控制下执行相应的操作后输出的匹配结果；判断模块，用于判断所述待测电路输出的匹配结果与所述测试图形对应的理论结果是否一致，若不一致，则检测为故障；输出模块，用于通过至少两条扫描链实时捕获检测为故障时对应的故障信息，每条所述扫描链捕获一个故障信息，并将所述故障信息进行移位输出，所述故障信息包括检测为故障对应的测试图形和所述待测电路输出的匹配结果。本专利技术实施例提供的CAM的测试电路、测试方法和装置，通过将测试图形输入至待测电路，即CAM，获取待测电路在测试图形的控制下执行相应的操作后输出的匹配结果；判断待测电路输出的匹配结果与测试图形对应的理论结果是否一致，若不一致，则检测为故障；通过至少两条扫描链实时捕获检测为故障时对应的故障信息，每条扫描链捕获一个故障信息，在不影响测试进程的情况下，将故障信息进行移位输出，故障信息包括检测为故障对应的测试图形和待测电路输出的匹配结果；从而缩短测试时间，降低测试成本。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有的内容可寻址存储器一种典型测试结构的示意图；图2为现有技术中CAM基本单元的典型结构的示意图；图3为本专利技术CAM的测试电路实施例一的示意图；图4为本专利技术CAM的测试电路实施例二的示意图；图5为本专利技术CAM的测试方法实施例的流程图；图6为本专利技术CAM的测试装置实施例一的结构示意图；图7为本专利技术CAM的测试装置实施例二的结构示意图。【具体实施方式】为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。首先对于CAM基本单元的典型结构进行说明。参照图2，图2中的晶体管Tl、晶体管T2和一对反相器为CAM基本单元的存储逻辑，晶体管T3和晶体管T4是CAM基本单元的比较逻辑，晶体管T5为CAM基本单元的匹配逻辑。CAM基本单元工作时，匹配线(MatchLine)预充电为1，当CAM基本单元存储值为I时，q和?q分别为I和0，此时晶体管T4开启，晶体管T3关闭；如果搜索数据bit与存储值q相同，即?bit为0，此时晶体管T5关闭，匹配线维持为1，表示搜索成功，也叫命中；如果搜索数据bit与存储值q值不同，即?bit为I，则晶体管T5开启，匹配线通过晶体管T5放电，输出为0，表示搜索失败，也叫不命中。下面通过具体的实施例及附图，对本专利技术的技术方案做进一步的详细描述。图3为本专利技术CAM的测试电路实施例一的示意图。如图3所示，本实施例提供的CAM的测试电路具体可以包括:测试控制模块21、图形生成器22、比较电路23和故障扫描链24 ;所述测试控制模块21，与所述图形生成器22、比较电路23和故障扫描链24相连接，用于启动和控制测试进程；在启动时，所述测试控制模块21向所述图形生成器22发送启动命令；所述图形生成器22，与待测电路25的输入端相连接，用于在接收到所述测试控制模块21发送的所述启动命令时，产生测试图形并输出至所述待测电路25，所述待测电路25为所述CAM ；所述比较电路23，与所述待测电路25的输出端相连接，用于获取所述待测电路25在所述图形生成器22产生的测试图形的控制下，执行相应的操作后输出的匹配结果，并判断所述待测电路25输出的匹配结果与预本文档来自技高网...

【技术保护点】
一种内容可寻址存储器CAM的测试电路，其特征在于，包括：测试控制模块、图形生成器、比较电路和故障扫描链；所述测试控制模块，与所述图形生成器、比较电路和故障扫描链相连接，用于启动和控制测试进程；在启动时，所述测试控制模块向所述图形生成器发送启动命令；所述图形生成器，与待测电路的输入端相连接，用于在接收到所述测试控制模块发送的所述启动命令时，产生测试图形并输出至所述待测电路，所述待测电路为所述CAM；所述比较电路，与所述待测电路的输出端相连接，用于获取所述待测电路在所述图形生成器产生的测试图形的控制下，执行相应的操作后输出的匹配结果，并判断所述待测电路输出的匹配结果与预存储的理论结果是否一致，若不一致，则检测为故障，反馈给所述测试控制模块；所述故障扫描链，与所述比较电路相连接，包括至少两条扫描链，所述测试控制模块在接收到所述比较电路的反馈结果为故障时，通过所述故障扫描链实时捕获故障信息，并将所述故障信息进行移位输出，所述故障信息包括检测为故障对应的测试图形和所述待测电路输出的匹配结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈华军，齐子初，王琳，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京;11