一种隔直电路和一种开关电路制造技术

本发明专利技术涉及一种隔直电路和一种开关电路。所述隔直电路用于隔直直流偏置，所述隔直电路包括：串联的第一MOS管、第一电阻和第二电阻，以及与所述第一MOS管并联的第一电容，所述第一MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直电路的输入端、所述第一电容的第一端耦接，漏极和所述第一电容的第二端耦接至所述隔直电路的输出端，所述第二电阻的第一端与所述第一MOS管的衬底端耦接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一控制信号为电源信号时，所述第一MOS管处于导通状态。本发明专利技术在保持高功率线性度不退化和结构简单的基础上，减小了电路面积，降低了插入损耗的退化程度。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及一种隔直电路和一种开关电路。
技术介绍
传统的开关电路，比如天线开关电路，采用正负双电源电压来驱动控制开关，从而获得较好的高功率线性度。然而，负电源电压的产生电路结构较为复杂、功耗较大，同时产生噪声等干扰影响开关的性能。随着电路技术的发展，开关电路可以仅采用正电源电压来驱动控制开关。图1示出了现有技术中仅采用正电源电压的开关电路的结构示意图。其驱动方式与利用正负双电源电压的开关电路类似，即高功率线性度保持不变，并且结构相对简单、功耗较低。如图1所示，该电路通过引进隔直电容使得在只有正电源电压的条件下仍然可以驱动开关。然而，隔直电容会带来较大程度的插入损耗退化。若想减小插入损耗的退化程度，隔直电容需要具有较大的电容值。图2示出了传统的双电源电压的开关电路中插入损耗和引入隔直电容的单电源电压的开关电路中插入损耗的对比曲线图。可以看到，引入隔直电容的电路中插入损耗存在退化现象，并且，隔直电容值越小，插入损耗退化程度越严重。现有技术中，为了避免较大程度的插入损耗，需要通过增大隔直电容的面积来增大电容值，从而导致电路面积变大，成本增加。
技术实现思路
本专利技术技术方案所解决的技术问题为：如何在保持高功率线性度不退化和结构简单的基础上，减小电路面积，并且降低插入损耗的退化程度。为了解决上述技术问题，本专利技术技术方案提供了一种隔直电路，用于隔直直流偏置，所述隔直电路包括串联的第一MOS管、第一电阻和第二电阻，以及与所述第一MOS管并联的电容，所述第一MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直电路的输入端、所述电容的第一端耦接，漏极和所述电容的第二端耦接至所述隔直电路的输出端，所述第二电阻的第一端与所述第一MOS管的衬底端耦接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一控制信号为电源信号时，所述第一MOS管处于导通状态。可选地，当所述第一控制信号为接地信号时，所述第一MOS管处于断开状态。可选地，所述隔直电路还包括：第三电阻以及串联的第二MOS管、第四电阻和第五电阻，所述第二MOS管的栅极与所述第四电阻的第一端耦接，源极与所述第一MOS管的漏极耦接，漏极与所述隔直电路的输出端耦接，所述第五电阻的第一端与所述第二MOS管的衬底端耦接，第二端接地，所述第四电阻的第二端耦接至所述第一控制信号，所述第三电阻的第一端耦接至所述第二MOS管的源极，第二端耦接至第二控制信号，当所述第一MOS管和所述第二MOS管处于导通状态时，所述第二控制信号为接地信号。可选地，当所述第一控制信号为接地信号、所述第二控制信号为电源信号时，所述第一MOS管和所述第二MOS管处于断开状态。可选地，所述电容的电容值与所述第一MOS管的关断电容值的比值大于8。可选地，所述电容的电容值与所述第二MOS管的关断电容值的比值大于8。可选地，所述MOS管是NMOS管。本专利技术技术方案还提供了一种开关电路，包括：两个所述隔直电路；以及开关器件电路，所述开关器件电路的输入端与第一所述隔直电路的输出端耦接，所述开关器件电路的输出端与第二所述隔直电路的输出端耦接。可选地，所述开关器件电路包括至少一个开关单元，所述开关单元包括第六电阻、第七电阻以及串联的第三MOS管、第八电阻和第九电阻，所述第三MOS管的栅极与所述第八电阻的第一端耦接，源极与所述第六电阻的第一端耦接，漏极与所述第七电阻的第一端耦接，衬底端与所述第九电阻的第一端耦接，所述第六电阻的第二端和所述第七电阻的第二端耦接至第二控制信号，所述第八电阻的第二端耦接至所述第一控制信号，所述第九电阻的第二端接地，其中，与第一所述隔直电路相邻的开关单元中的所述第六电阻的第一端还与所述开关器件电路的输入端耦接，与第二所述隔直电路相邻的开关单元中的所述第七电阻的第一端还与所述开关器件电路的输出端耦接。可选地，所述开关器件电路包括多个开关单元，相邻的两个开关单元中，前一个开关单元的第七电阻与后一个开关单元的第六电阻共用一个电阻。可选地，所述隔直电路还包括：第三电阻以及串联的第二MOS管、第四电阻和第五电阻，所述第二MOS管的栅极与所述第四电阻的第一端耦接，源极与所述第一MOS管的漏极耦接，漏极与所述隔直电路的输出端耦接，所述第五电阻的第一端与所述第二MOS管的衬底端耦接，第二端接地，所述第四电阻的第二端耦接至所述第一控制信号，所述第三电阻的第一端耦接至所述第二MOS管的源极，第二端耦接至第二控制信号，当所述第一MOS管和所述第二MOS管处于导通状态时，所述第二控制信号为接地信号。可选地，当所述第一控制信号为接地信号、所述第二控制信号为电源信号时，所述第一MOS管和所述第二MOS管处于断开状态。本专利技术技术方案至少包括以下技术效果。本专利技术实施例提供的隔直电路，通过将第一MOS管与电容并联，降低隔直电路导通阻抗，减小了电路插入损耗的退化程度。并且所述电容不需要具有较大的电容值，从而减小了电容面积，相应地减小了隔直电路的面积。进一步地，所述隔直电路将至少两个MOS管串联后再与所述电容并联，增加了断开状态时MOS管的关断电阻值，并减小了关断电容值，从而改善MOS管的源漏电压，提高MOS管的线性度。相应地，本专利技术实施例提供的开关电路也有上述优点。在功耗低、结构简单的基础上，降低了插入损耗的退化程度，减小了电容面积，相应地减小了隔直电路的面积，并且谐波线性度几乎没有退化。附图说明图1为现有技术提供的一种开关电路的结构示意图；图2为现有的双电源电压的开关电路的插入损耗和现有的单电源电压的开关电路的插入损耗的对比示意图；图3为本专利技术一实施例提供的一种隔直电路的结构示意图；图4为本专利技术一实施例提供的一种开关电路的结构示意图；图5为本专利技术另一实施例提供的一种隔直电路的结构示意图；图6为本专利技术另一实施例提供的一种开关电路的结构示意图；图7为现有的双电源电压开关电路的插入损耗和图6所示的开关电路的插入损耗的对比示意图；图8为现有的双电源电压开关电路的谐波功率和图6所示的开关电路的谐波功率的对比示意图。具体实施方式由
技术介绍
可知，现有技术的单电源电压开关电路中插入损耗退化程度较严重，电路面积较大。本专利技术的专利技术人研究了现有技术的单电源电压开关电路，发现其中的隔直电容会带来较大程度的插入损耗退化，为了减小插入损耗的退化程度，需增本文档来自技高网...

【技术保护点】
一种隔直电路，用于隔直直流偏置，其特征在于，所述隔直电路包括串联的第一MOS管、第一电阻和第二电阻，以及与所述第一MOS管并联的电容，所述第一MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直电路的输入端、所述电容的第一端耦接，漏极和所述电容的第二端耦接至所述隔直电路的输出端，所述第二电阻的第一端与所述第一MOS管的衬底端耦接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一控制信号为电源信号时，所述第一MOS管处于导通状态。

【技术特征摘要】
1.一种隔直电路，用于隔直直流偏置，其特征在于，所述隔直电路包括
串联的第一MOS管、第一电阻和第二电阻，以及与所述第一MOS管并联的
电容，
所述第一MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直
电路的输入端、所述电容的第一端耦接，漏极和所述电容的第二端耦接至所
述隔直电路的输出端，所述第二电阻的第一端与所述第一MOS管的衬底端耦
接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一
控制信号为电源信号时，所述第一MOS管处于导通状态。
2.如权利要求1所述的隔直电路，其特征在于，当所述第一控制信号为
接地信号时，所述第一MOS管处于断开状态。
3.如权利要求1所述的隔直电路，其特征在于，所述隔直电路还包括：
第三电阻以及串联的第二MOS管、第四电阻和第五电阻，
所述第二MOS管的栅极与所述第四电阻的第一端耦接，源极与所述第一
MOS管的漏极耦接，漏极与所述隔直电路的输出端耦接，所述第五电阻的第
一端与所述第二MOS管的衬底端耦接，第二端接地，所述第四电阻的第二端
耦接至所述第一控制信号，所述第三电阻的第一端耦接至所述第二MOS管的
源极，第二端耦接至第二控制信号，当所述第一MOS管和所述第二MOS管
处于导通状态时，所述第二控制信号为接地信号。
4.如权利要求3所述的隔直电路，其特征在于，当所述第一控制信号为
接地信号时，所述第一MOS管和所述第二MOS管处于断开状态，所述第二
控制信号为电源信号。
5.如权利要求1所述的隔直电路，其特征在于，所述电容的电容值与所
述第一MOS管的关断电容值的比值大于8。
6.如权利要求3所述的隔直电路，其特征在于，所述电容的电容值与所
述第二MOS管的关断电容值的比值大于8。
7.一种开关电路，其特征在于，包括...

【专利技术属性】
技术研发人员：戴若凡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31