脉冲信号输出电路和移位寄存器制造技术

本发明专利技术的目的在于提供一种能够稳定地操作的脉冲信号输出电路和一种包括脉冲信号输出电路的移位寄存器。根据本公开的发明专利技术的一个实施例的脉冲信号输出电路包括第一晶体管至第十晶体管。第一晶体管的沟道宽度W与沟道长度L的比率W/L和第三晶体管的W/L各大于第六晶体管的W/L。第五晶体管的W/L大于第六晶体管的W/L。第五晶体管的W/L等于第七晶体管的W/L。第三晶体管的W/L大于第四晶体管的W/L。利用这样的结构，脉冲信号输出电路能够稳定地操作，并且能够提供包括脉冲信号输出电路的移位寄存器。

【技术实现步骤摘要】

本公开的专利技术涉及脉冲信号输出电路和移位寄存器。
技术介绍
形成于诸如玻璃衬底之类的平板之上并且典型地用于液晶显示装置的晶体管通常包括诸如非晶硅或多晶硅之类的半导体材料。虽然包括非晶硅的晶体管具有低的场效应迁移率，但是它们能够形成于较大的玻璃衬底之上。相反，尽管包括多晶硅的晶体管具有高的场效应迁移率，但是它们需要诸如激光退火之类的结晶过程，并且不一定适合于较大的玻璃衬底。另一方面，包括氧化物半导体作为半导体材料的晶体管引起了关注。例如，专利文献1和2公开了一种技术，通过该技术，利用氧化锌或In-Ga-Zn-O类氧化物半导体作为半导体材料来形成晶体管，并且其用作图像显示装置的开关元件。在沟道区包括氧化物半导体的晶体管具有比包括非晶硅的晶体管更高的场效应迁移率。另外，氧化物半导体膜能够以300℃或更低的温度通过溅射等来形成，并且其制造过程比包括多晶硅的晶体管更简单。包括氧化物半导体的这样的晶体管被期望用作包括在诸如液晶显示器、电致发光显示器以及电子纸之类的显示装置的像素部分和驱动器电路中的开关元件。例如，非专利文献1公开了一种技术，通过该技术，显示装置的像素部分和驱动器电路包括包含氧化物半导体的晶体管。注意，包括氧化物半导体的晶体管全部是n沟道晶体管。因此，在驱动器电路包括包含氧化物半导体的晶体管的情况下，驱动器电路仅仅包括n沟道晶体管。[专利文献]专利文献1：日本专利申请公开No.2007-123861专利文献2：日本专利申请公开No.2007-096055[非专利文献]非专利文献1：T.Osadaetal.,“DevelopmentofDriver-IntergratedPanelusingAmorphousIn-Ga-Zn-OxideTFT（使用非晶In-Ga-Zn-O类TFT的驱动器集成面板的开发”，Proc.SID’09Digest,2009,pp.184-187。
技术实现思路
例如，用于显示装置等中的驱动器电路包括具有脉冲信号输出电路的移位寄存器。在移位寄存器包括具有相同导电型的晶体管的情况下，例如，移位寄存器可能存在不稳定运行的问题。鉴于以上问题，本专利技术的一个实施例的目的在于提供能够稳定操作的脉冲信号输出电路和包括脉冲信号输出电路的移位寄存器。本专利技术的一个实施例为包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管的脉冲信号输出电路。第一晶体管的第一端子、第二晶体管的第一端子以及第一输出端子互相电连接。第三晶体管的第一端子、第四晶体管的第一端子以及第二输出端子互相电连接。第五晶体管的第一端子、第六晶体管的第一端子以及第七晶体管的第一端子互相电连接。第一晶体管的栅极端子、第三晶体管的栅极端子以及第七晶体管的第二端子互相电连接。第二晶体管的栅极端子、第四晶体管的栅极端子、第六晶体管的栅极端子、第八晶体管的第一端子以及第九晶体管的第一端子互相电连接。第八晶体管的第二端子和第十晶体管的第一端子互相电连接。第一晶体管的沟道宽度W与沟道长度L的比率W/L和第三晶体管的沟道宽度W与沟道长度L的比率W/L各大于第六晶体管的沟道宽度W与沟道长度L的比率W/L。第五晶体管的沟道宽度W与沟道长度L的比率W/L大于第六晶体管的沟道宽度W与沟道长度L的比率W/L。第五晶体管的沟道宽度W与沟道长度L的比率W/L等于第七晶体管的沟道宽度W与沟道长度L的比率W/L。第三晶体管的沟道宽度W与沟道长度L的比率W/L大于第四晶体管的沟道宽度W与沟道长度L的比率W/L。在以上脉冲信号输出电路中，在一些情况下，第一时钟信号输入至第一晶体管的第二端子和第三晶体管的第二端子；第二时钟信号输入至第八晶体管的栅极端子；第三时钟信号输入至第十晶体管的栅极端子；第一电位供应至第二晶体管的第二端子、第四晶体管的第二端子、第六晶体管的第二端子以及第九晶体管的第二端子；高于第一电位的第二电位供应至第五晶体管的第二端子、第七晶体管的栅极端子以及第十晶体管的第二端子；第一脉冲信号输入至第五晶体管的栅极端子和第九晶体管的栅极端子；并且第二脉冲信号从第一输出端子或第二输出端子输出。另外，在一些情况下，设置电连接至第二晶体管的栅极端子、第四晶体管栅极端子、第六晶体管的栅极端子、第八晶体管的第一端子以及第九晶体管的第一端子的电容器。在以上脉冲信号输出电路中，在一些情况下，设置第十一晶体管；第十一晶体管的第一端子电连接至第二晶体管的栅极端子、第四晶体管的栅极端子、第六晶体管的栅极端子、第八晶体管的第一端子以及第九晶体管的第一端子；第十一晶体管的第二端子电连接至第八晶体管的第二端子、第九晶体管的第一端子以及电容器；并且第八晶体管的沟道宽度W和第十晶体管的沟道宽度W各小于第十一晶体管的沟道宽度W。在以上脉冲信号输出电路中，在一些情况下，第二电位供应至第十一晶体管的第二端子；并且第三脉冲信号输入至第十一晶体管的栅极端子。移位寄存器能够包括多个以上脉冲信号输出电路。特别地，在一些情况下，n级移位寄存器包括各未设置有第十一晶体管的两个脉冲信号输出电路，以及各设置有第十一晶体管的n（n：自然数）个脉冲信号输出电路；并且未设置有第十一晶体管的脉冲信号输出电路中的第八晶体管的沟道宽度W的每一个大于设置有第十一晶体管的脉冲信号输出电路中的第八晶体管的沟道宽度W的每一个，或在未设置有第十一晶体管的脉冲信号输出电路中的第十晶体管的沟道宽度W的每一个大于设置有第十一晶体管的脉冲信号输出电路中的第十晶体管的沟道宽度W的每一个。氧化物半导体优选地用于包括在脉冲信号输出电路或移位寄存器中的任意晶体管。移位寄存器能够包括多个脉冲信号输出电路。注意，在以上脉冲信号输出电路中，晶体管在一些情况下包括氧化物半导体；然而，本公开的专利技术不限于此。例如，可使用具有与氧化物半导体的断态电流特性等效的断态电流特性的材料，诸如碳化硅（特别地，例如，能隙Eg大于3eV的半导体材料）之类的宽能隙材料。注意，在本说明书等中，诸如“之上”或“之下”的术语不一定表示组件放置成“直接”在另一个组件“之上”或“之下”。例如，“栅极绝缘层之上的栅电极”的表达并不排除有另一组件放置在栅极绝缘层与栅电极之间的情况。此外，在本说明书等中，诸如“电极”或“布线”的术语并不限制组件的功能。例如，“电极”能够用作“布线”的一部分，并且“布线”能够用作“电极”的一部分。例如，诸如“电极”和“布线”的术语也能本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有第1至第6晶体管，所述第1至第6晶体管为相同极性，所述第1晶体管的源极或漏极中的一个与所述第2晶体管的源极或漏极中的一个直接连接，所述第3晶体管的源极或漏极中的一个与所述第4晶体管的源极或漏极中的一个直接连接，所述第4晶体管的栅极与所述第2晶体管的栅极直接连接，所述第5晶体管的源极或漏极中的一个与所述第3晶体管的源极或漏极中的一个直接连接，所述第5晶体管的源极或漏极中的另一个与所述第1晶体管的栅极直接连接，所述第6晶体管的源极或漏极中的一个与所述第2晶体管的栅极直接连接，所述第2晶体管的源极或漏极中的另一个与第1布线直接连接，所述第4晶体管的源极或漏极中的另一个与所述第1布线直接连接，所述第5晶体管的栅极与第2布线直接连接，所述第6晶体管的源极或漏极中的另一个与所述第2布线直接连接，所述第3晶体管的W/L与所述第5晶体管的W/L大致相等，其中W为沟道宽度以及L为沟道长度。

【技术特征摘要】
2010.03.02 JP 2010-0458841.一种半导体装置，其特征在于，
具有第1至第6晶体管，
所述第1至第6晶体管为相同极性，
所述第1晶体管的源极或漏极中的一个与所述第2晶体管的源极或漏极中的一个直接
连接，
所述第3晶体管的源极或漏极中的一个与所述第4晶体管的源极或漏极中的一个直接
连接，
所述第4晶体管的栅极与所述第2晶体管的栅极直接连接，
所述第5晶体管的源极或漏极中的一个与所述第3晶体管的源极或漏极中的一个直接
连接，
所述第5晶体管的源极或漏极中的另一个与所述第1晶体管的栅极直接连接，
所述第6晶体管的源极或漏极中的一个与所述第2晶体管的栅极直接连接，
所述第2晶体管的源极或漏极中的另一个与第1布线直接连接，
所述第4晶体管的源极或漏极中的另一个与所述第1布线直接连接，
所述第5晶体管的栅极与第2布线直接连接，
所述第6晶体管的源极或漏极中的另一个与所述第2布线直接连接，
所述第3晶体管的W/L与所述第5晶体管的W/L大致相等，其中W为沟道宽度以及L为沟道
长度。
2.一种半导体装置，其特征在于，
具有第1至第6晶体管，
所述第1至第6晶体管为相同极性，
所述第1晶体管的源极或漏极中的一个与所述第2晶体管的源极或漏极中的一个直接
连接，
所述第3晶体管的源极或漏极中的一个与所述第4晶体管的源极或漏极中的一个直接
连接，
所述第4晶体管的栅极与所述第2晶体管的栅极直接连接，
所述第5晶体管的源极或漏极中的一个与所述第3晶体管的源极或漏极中的一个直接
连接，
所述第5晶体管的源极或漏极中的另一个与所述第1晶体管的栅极直接连接，
所述第6晶体管的源极或漏极中的一个与所述第2晶体管的栅极直接连接，
所述第2晶体管的源极或漏极中的另一个与第1布线直接连接，
所述第4晶体管的源极或漏极中的另一个与所述第1布线直接连接，
所述第5晶体管的栅极与第2布线直接连接，
所述第6晶体管的源极或漏极中的另一个与所述第2布线直接连接，
所述第1晶体管的W/L大于所述第4晶体管的W/L，其中W为沟道宽度以及L为沟道长度，
所述第3晶体管的W/L与所述第5晶体管的W/L大致相等。
3.一种半导体装置，其特征在于，
具有第1至第12晶体管，
所述第1至第12晶体管为相同极性，
所述第1晶体管的源极或漏极中的一个与所述第2晶体管的源极或漏极中的一个电连
接，
所述第3晶体管的源极或漏极中的一个与所述第4晶体管的源极或漏极中的一个电连
接，
所述第4晶体管的栅极与所述第2晶体管的栅极电连接，
所述第5晶体管的源极或漏极中的一个与所述第3晶体管的源极或漏极中的一个电连
接，
所述第5晶体管的源极或漏极中的另一个与所述第1晶体管的栅极电连接，
所述第6晶体管的源极或漏极中的一个与所述第2晶体管的栅极电连接，
所述第7晶体管的源极或漏极中的一个与所述第8晶体管的源极或漏极中的一个电连
接，
所述第9晶体管的源极或漏极中的一个与所述第10晶体管的源极或漏极中的一个电连
接，
所述第10晶体管的栅极与所述第8晶体管的栅极电连接，
所述第11晶体管的源极或漏极中的一个与所述第9晶体管的源极或漏极中的一个电连
接，
所述第11晶体管的源极或漏极中的另一个与所述第7晶体管的栅极电连接，
所述第12晶体管的源极或漏极中的一个与所述第8晶体管的栅极电连接，
所述第9晶体管的栅极与所述第1晶体管的源极或漏极中的一个电连接，
所述第2晶体管的源极或漏极中的另一个与第1布线电连接，
所述第4晶体管的源极或漏极中的另一个与所述第1布线电连接，
所述第8晶体管的源极或漏...

【专利技术属性】
技术研发人员：天野圣子，丰高耕平，三宅博之，宫崎彩，宍户英明，楠纮慈，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP