封装体及封装单元制造技术

技术编号:13247620 阅读:114 留言:0更新日期:2016-05-15 11:33
本实用新型专利技术提供一种封装体及封装单元,所述封装体包括多个设置在同一载体上且彼此独立的封装单元,外露于每一所述封装单元的金属切面均被镀金属。所述封装单元至少在相邻的两个侧面具有切割形成的金属切面,所有所述金属切面均覆盖有金属镀层。本实用新型专利技术的优点在于,本实用新型专利技术的一个优点在于,利用与封装体结合的载体,例如,利用绝缘载体或封装体本身的导电载体进行镀金属,不需要额外的制程即可实现引脚全电镀,改善可靠性;且框架引脚可以灵活方便设计。

【技术实现步骤摘要】

本技术涉及半导体封装领域,尤其涉及一种半导体封装体及封装单元
技术介绍
参见图1,封装体在芯片封装空间的下部由中央的基岛10和围绕基岛10布置的引脚11构成,基岛10上放置芯片12,芯片12上的各导电部分别通过金属线13与各引脚11电连接,其余封装空间填充环氧树脂。对于DFN工艺,由于其只有两侧有引脚,所以,在所述封装体塑封后,对封装体进行切割分离,如图1所示,切割后,引脚11的切割面会暴露于所述封装体相对的两个侧面(如图中箭头所指的部分),这样不利于可靠性及可焊性的要求。而传统的对引脚侧面进行电镀的方式,是在封装体另外两相对侧面上设置导电架(或连筋)14,所述导电架14将引脚11电连接至外部框架15,形成导电回路,在第一次切割(图中是纵向切割)后,采用电镀工艺,利用导电架14将暴露于所述封装体两相对侧面的引脚电镀金属层16。在完成电镀后,进行第二次切割(横向),将导电架14分离。但是,对于四侧都具有引脚的QFN工艺,如图2所示,上下引脚11采用虚线标示,沿封装体侧面切割导电架14及该侧面上的引脚11,导电架14及引脚11在该侧面具有切面(如图2中箭头所指部分)。上述传统侧面引脚电镀金属的方法存在缺点:由于第一次切割完毕之后,所述封装体暴露出引脚切面的两相对侧面上并无其他结构存在,即不存在与另外两相对侧面的引脚连接的结构,因此,在第二次切割后暴露出的引脚及导电架无法与外部结构形成导电回路,其切面无法电镀金属,会降低封装体产品的可靠性。由于封装体该缺点,使得该种四面具有引脚的封装体不适于可靠性要求高的产品。因此,急需一种可靠性高的封装体产品。【技术内容】本技术所要解决的技术问题是,提供一种半导体封装体及封装单元,其能够实现引脚全镀,改善可靠性。为了解决上述问题,本技术还提供一种封装体,包括多个设置在同一载体上且彼此独立的封装单元,外露于每一所述封装单元的金属切面均被镀金属。进一步,所述载体设置在所述封装单元具有引线框架的一面或所述载体设置在所述封装单元远离引线框架的一面。本技术还提供一种封装单元,所述封装单元至少在相邻的两个侧面具有切割形成的金属切面,所有所述金属切面均覆盖有金属镀层。进一步,所述封装单元的每一侧面均设置有引脚,且每个引脚的金属切面均覆盖有金属镀层。进一步,每一金属切面的的金属镀层均匀一致。进一步,所述引脚至少有两个面的交界处具有分隔带,分隔带两侧的金属镀层具有差异特征。进一步,所述差异特征为分隔带两侧金属镀层的厚度不同。本技术的一个优点在于,利用与封装体结合的载体,例如,利用绝缘载体或封装体本身的导电载体进行镀金属,不需要额外的制程即可实现引脚全电镀,改善可靠性;且框架引脚可以灵活方便设计。【附图说明】图1是现有的封装体的结构示意图;图2是现有的封装体的截面示意图;图3是本技术半导体封装方法的步骤示意图;图4是本技术半导体封装方法第一【具体实施方式】镀金属的步骤示意图;图5A?图5E是本技术半导体封装方法第一【具体实施方式】的流程图;图6是本技术半导体封装方法第二【具体实施方式】镀金属的步骤示意图;图7A?图7D是本技术半导体封装方法第二【具体实施方式】的流程图;图8是本技术封装体的第一【具体实施方式】的结构示意图;图9是本技术封装体的第二【具体实施方式】的结构示意图;图10是根据本技术的方法制造的封装单元的结构示意图。【具体实施方式】下面结合附图对本技术提供的半导体封装体及封装单元的【具体实施方式】做详细说明。参见图3,本技术半导体封装方法包括如下步骤:步骤S1、提供具有多个封装单元的封装体,所述封装体的第一面与一载体结合;步骤S2、对所述封装体进行切割步骤,以使得所述封装单元彼此独立;步骤S3、对与所述载体结合的所述封装单元进行镀金属步骤,以使外露于所述封装单元的金属切面全部被镀金属;步骤S4、去除所述载体。在本技术半导体封装方法的第一【具体实施方式】中,所述载体为导电载体,所述封装体的第一面为所述封装体具有引线框架的一面。参见图4,在本技术半导体封装方法的第一【具体实施方式】中,所述镀金属方法包括如下步骤:步骤S40、在所述导电载体背离所述封装单元的一表面覆盖掩膜;步骤S41、对所述封装单元及导电载体进行通电电镀,以使外露于所述封装单元的金属切面全部电镀金属。图5A?图5E是本技术半导体封装方法第一【具体实施方式】的流程示意图。参见步骤SI及图5A,提供具有多个封装单元31的封装体,所述封装体的第一面38与一导电载体32结合。在本【具体实施方式】中,仅示意性地列举两个封装单元31。进一步,所述导电载体32为碳素钢,所述封装体的第一面为所述封装体具有引线框架33的一面。所述导电载体32为引线框架33本身具有的载体,在引线框架33进行固晶、打线及封装的过程中支撑所述引线框架33。因此,所述导电载体32并不是在该步骤中添加到封装体底部的,而是引线框架33本身的支撑结构。在所述引线框架33制作时且在覆盖导电载体32之前,所述引线框架33底部预先进行电镀,用于将所述封装体后续被导电载体32遮挡的裸露金属电镀金属层。参见步骤S2及图5B,对所述封装体进行切割步骤,以使得所述封装单元31彼此独立。该步切割并未切割导电载体32,以使得导电载体32能够与每一封装单元31连接,在后续电镀步骤中,形成电镀回路。该切割步骤后,金属切面35外露于所述封装单元31,所述金属切面35包括引脚的金属切面,还可以包括封装单元31其他结构的金属切面。参见步骤S40及图5C,在所述导电载体32背离所述封装单元31的一表面覆盖掩膜34。由于所述导电载体32背离封装单元31的另一表面并不需要电镀,为了节省电镀材料,所述掩膜34覆盖所述导电载体32背离所述封装单元31的另一表面,以避免所述导电载体32背离所述封装单元31的另一表面被电镀。参见步骤S41及图5D,对所述封装单元31及导电载体32进行通电电镀,以使外露于所述封装单元31的金属切面35全部电镀金属层36。在该步骤中,所述导电载体32的外露表面也被电镀金属层36,所述金属切面35表面的金属层在图中采用虚线示意标出,在后续去除所述导电载体32的步骤中,沿该虚线切割所述金属层36,以保留所述金属切面35表面的金属层。在本【具体实施方式】中,所述金属切面35指的是引脚的切面,在其他实施方式中,所述金属切面35包括外露于所述封装单元31的全部金属切面。进一步,所述金属层36与所述封当前第1页1 2 本文档来自技高网...

【技术保护点】
一种封装体,其特征在于,包括多个设置在同一载体上且彼此独立的封装单元,外露于每一所述封装单元的金属切面均被镀金属。

【技术特征摘要】

【专利技术属性】
技术研发人员:阳小芮朱惠峰
申请(专利权)人:上海凯虹电子有限公司上海凯虹科技电子有限公司达迩科技成都有限公司
类型:新型
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1