一种基于AFDX采集记录器的接收电路制造技术

本发明专利技术涉及一种基于AFDX采集记录器的接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路。本发明专利技术接收电路，同时采集记录2路AFDX数据，对接收到的AFDX帧进行完整性检测、余度管理、筛选过滤操作，对符合要求的AFDX数据帧，处理后的数据经打包后，通过一路以太网口输出保存，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。

【技术实现步骤摘要】

本专利技术属于硬件电路设计
，尤其涉及一种基于AFDX采集记录器的接收电路。
技术介绍
航空电子全双工交换式以太网AFDX在以太网的基础上增加了虚拟链路及冗余通路的机制，提供了一个具有确定性和可靠性的网络，ΑΠ)Χ高速的特点使得必须为AFDX总线开发一个高速高可靠性的数据采集记录系统。AFDX数据采集记录器实现对AFDX数据监控端口输出的AFDX数据进行采集，对采集的每个AFDX数据帧存储在采集器的记录设备中，然而，根据不同的用户需求，在接收到的AFDX帧中所关心的参数不同，这样采集记录器的接收部分的设计至关重要。
技术实现思路
本专利技术目的是提供一种基于AFDX采集记录器的接收电路，用以实现对存储到采集记录器中的AFDX数据进行筛选过滤。本专利技术的技术方案:一种基于AFDX采集记录器的数据接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路;其特殊之处是:所述AFD)(接口电路包括互为余度的AFDX接口 I和AFDX接口 2 ;所述AFDX接口 I包括PHYl和接口变压器I ；所述AFDX接口 2包括PHY2和接口变压器2;所述FPGA及配置电路包括输入双余度MAC端口、输出MAC端口、过滤模块、桥核IP;所述输入双余度MAC端口用于接收AFD)(接口电路的数据并进行错误检查、完整性检查和余度管理;所述输出MAC端口与外部存储器扩展电路连接;所述外部存储器扩展电路包括AFD)(接口 3，所述AFD)(接口 3包括PHY3和接口变压器3;所述外部存储器扩展电路通过AFDX接口 3连接外部扩展的I片SRAM存储器，用来进行过滤模块数据缓存；所述过滤模块用于从输入双余度MAC端口接收的数据中，根据内容寻址存储器配置要求，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器；所述桥核IP用于向主机提交监控数据包；所述时钟电路，包括FPGA工作系统时钟信号和AFDX的PHY芯片工作时钟信号，所述PHY芯片工作时钟由时钟晶振源提供，然后经过时钟驱动器分别输送给PHYl、PHYl、PHY3;所述复位电路，采用专用复位芯片产生复位信号，用来进行逻辑初始化复位。上述电源电路，用于将外部5V电源转换为3.3V电压、2.5V电压、1.2V电压和1.8V电压;所述3.3V电压为整板提供工作电源，所述1.2V电压为FPGA内核提供工作电源，所述3.3V电压和1.2V电压采用同一片电源芯片转换而来;所述2.5V电压为FPGA内部PLL提供工作电源，所述1.8V为FPGA配置芯片提供工作电源;所述2.5V电压和1.8V电压由另一电源芯片分别转换而来。上述2.5V电压和1.8V电压的最大输出电流3A。上述外部扩展的I片SRAM存储器的空间大小为512KX16bit。上述复位电路的上电复位时间为200ms。本专利技术的优点:本专利技术基于AFDX采集记录器的数据接收电路，同时采集记录2路AFDX数据，对接收到的AFDX帧进行完整性检测、余度管理、筛选过滤操作，对符合要求的AFDX数据帧，处理后的数据经打包后，通过一路以太网口输出保存，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。【附图说明】图1为AFDX数据采集器接收模块整体架构。【具体实施方式】一种基于AFDX采集记录器的接收电路，包括FPGA及配置电路、电源电路、AFD)(接口电路、时钟电路、复位电路和外部存储器扩展电路。FPGA及配置电路，包括MACl、MAC2和MAC3三个MAC端口、余度管理模块、过滤模块和桥核IP;实现了数据从双余度MAC端口输入后，通过错误检查、完整性检查、余度管理，符合要求的数据帧通过发送模块转发，同时采集模块从接收数据中根据内容寻址存储器配置要求，依据虚链路、端口号定位消息，再依据参数位置信息从消息中指定位置选择参数存储至参数存储位置，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器，当主机端接收准备好，将接监控数据包通过桥核IP提交给主机，完成监控信息的采集和记录。电源电路，AFDX数据接收模块通过接口外部供电5V，本板将5V电源转换为3.3V、2.5V、1.2V和1.8V，其中3.3V为整板主要工作电源，1.2V为FPGA内核工作电源，2.5V为FPGA内部PLL供电电源，1.8V为FPGA配置芯片用电。3.3V和1.2V电源采用电源芯片(I)由5V输入转换而来。2.5V和1.8V各由I片电源芯片(2)转换而来，最大输出电流3A。AFD)(接口电路，包括2路AFD)(接口，其中AFD)(接口 I和AFDX接口 2互为余度，Ai7D)(接口 3连接存储设备，并且3路AFDX接口分别有自己独立的PHY和接口变压器。时钟电路，包括2路时钟信号，即FPGA工作系统时钟和AFDX的PHY芯片工作时钟，其中PHY时钟是通过一个时钟晶振源提供，然后经过时钟驱动器分别输送给3路PHY芯片。复位电路，用来进行逻辑初始化复位，采用专用复位芯片产生复位信号，上电复位时间为200ms。外部存储器扩展电路，外部扩展I片SRAM存储器，用来进行过滤模块数据缓存，空间大小为512KX16bit。本专利技术工作过程及原理:本专利技术基于AFDX采集记录器的数据接收电路，AFDXl和AFDX2数据接口为输入信号，为两路余度的数据输入，供AFDX数据接收模块进行完整性校验和余度管理;两路输入经过分别经过变压器、经过PHY芯片进入到FPGA内部的MAC，其中PHY芯片的时钟是由时钟模块经时钟驱动器提供，FPGA模块对接收到的AFDX帧进行完整性检测、余度管理，并根据事先设定的过滤条件对接收到的AFDX帧进行筛选过滤，符合要求的AFDX帧，将被逐帧附加AFDX帧到达时刻的时间标记等信息，处理后的数据经打包后，将经过余度管理后的AFDX数据帧从AFDX3接口输出，其中AFDX3为输出信号，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。【主权项】1.一种基于AFDX采集记录器的数据接收电路，包括FPGA及配置电路、电源电路、AFD对妾口电路、时钟电路、复位电路和外部存储器扩展电路； 其特征在于: 所述AFDX接口电路包括互为余度的AFD)(接口 I和AFDX接口 2;所述AFD)(接口 I包括PHYl和接口变压器I;所述AFDX接口 2包括PHY2和接口变压器2; 所述FPGA及配置电路包括输入双余度MAC端口、输出MAC端口、过滤模块、桥核IP; 所述输入双余度MAC端口用于接收AFD)(接口电路的数据并进行错误检查、完整性检查和余度管理； 所述输出MAC端口与外部存储器扩展电路连接； 所述外部存储器扩展电路包括AFD对妾口 3，所述AFD)(接口 3包括PHY3和接口变压器3 ；所述外部存储器扩展电路通过AFD)(接口 3连接外部扩展的I片SRAM存储器，用来进行过滤模块数据缓存； 所述过滤模块用于从输入双余度MAC端口接收的数据中，根据内容寻址存储器配置要求，过滤提取需本文档来自技高网...

【技术保护点】
一种基于AFDX采集记录器的数据接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路；其特征在于：所述AFDX接口电路包括互为余度的AFDX接口1和AFDX接口2；所述AFDX接口1包括PHY1和接口变压器1；所述AFDX接口2包括PHY2和接口变压器2；所述FPGA及配置电路包括输入双余度MAC端口、输出MAC端口、过滤模块、桥核IP；所述输入双余度MAC端口用于接收AFDX接口电路的数据并进行错误检查、完整性检查和余度管理；所述输出MAC端口与外部存储器扩展电路连接；所述外部存储器扩展电路包括AFDX接口3，所述AFDX接口3包括PHY3和接口变压器3；所述外部存储器扩展电路通过AFDX接口3连接外部扩展的1片SRAM存储器，用来进行过滤模块数据缓存；所述过滤模块用于从输入双余度MAC端口接收的数据中，根据内容寻址存储器配置要求，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器；所述桥核IP用于向主机提交监控数据包；所述时钟电路，包括FPGA工作系统时钟信号和AFDX的PHY芯片工作时钟信号，所述PHY芯片工作时钟由时钟晶振源提供，然后经过时钟驱动器分别输送给PHY1、PHY1、PHY3；所述复位电路，采用专用复位芯片产生复位信号，用来进行逻辑初始化复位。...

【技术特征摘要】

【专利技术属性】
技术研发人员：夏大鹏，田泽，姜丽云，马宁，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西;61