一种基于锗硅异质结工艺的SCR器件制造技术

本发明专利技术属于集成电路的静电放电保护技术领域，涉及一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，两阱区内分别设有第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第二种导电类型阱区内设有另一第二种导电类型重掺杂区；所述硅衬底上还形成有第二种导电类型埋层区，其上形成第二种导电类型集电区以及集电区两侧相邻接的两个第二种导电类型重掺杂区，且与所述第二种导电类型阱区内另一第二种导电类型重掺杂区相连，集电区的硅表面上依次设置第一种导电类型锗硅层、第二种导电类型重掺杂多晶硅层，重掺杂多晶硅层与阴极相连。本发明专利技术能有效降低SCR器件的触发电压。

【技术实现步骤摘要】

本专利技术属于集成电路的静电放电(ESD)保护
，涉及一种ESD保护器件，具 体涉及一种基于锗硅异质结工艺的SCR器件。
技术介绍
静电放电（Electrostatic Discharge,简称ESD)是自然界中非常普遍的现象，是 两个带电体之间出现瞬间的电荷转移。通过摩擦或者静电感应都会使物体带上静电荷，当 两个带有不同电势的物体相互靠近导致电介质击穿或是直接接触，都会发生静电放电现 象，经常伴随有可见的电火花。静电放电可以产生高达上万伏的电压，如此大的静电势对集 成电路(1C)将构成巨大的威胁。在集成电路产品的整个生命周期中，从制造，封装，测试，运 输，使用到完整的1C产品中，都时刻面临着静电放电所构成的威胁。为了解决此问题，厂商 通常在内部电路与I/O引脚之间设置一个保护电路，该保护电路必须在静电放电的脉冲未 到达内部电路之前先行开启，以迅速泄放掉ESD大电流，进而减少ESD现象所导致的破坏。 常用ESD保护器件有二极管、绝缘栅型场效应晶体管（M0SFET)、双极性晶体管 (BJT)、硅控整流器(SCR);其中，SCR器件能够充分利用阱和衬底作为电流泄放路径，这使得 器件能够承受较大的ESD瞬间电流，相较其他ESD保护器件，SCR器件的单位面积ESD保护能 力最强。但是常规的SCR器件被用于ESD防护的缺点是开启电压(V tl)太大，且大于M0SFET的 栅氧击穿电压;然而，随着器件的特征尺寸的不断缩小，栅氧化层的厚度也不断减薄;在这 种趋势下，研制低压触发SCR器件是本领域技术人员不断研究的课题。 目前，基本SCR器件结构及其等效电路如图1所示，该器件结构包括： p型硅衬底110; 所述衬底110上形成阱区，所述阱区包括一个η型阱区120和一个p型阱区130,所述 阱区120邻接所述阱区130; 所述η型阱区120内设有η型重掺杂区121和ρ型重掺杂区122,且所述区域121和区 域122与阳极相连； 所述ρ型阱区130内设有η型的重掺杂区131和ρ型的重掺杂区132,且区域131和区 域132与阴极相连。 由上述SCR器件的等效电路图能够看到，该SCR器件是由一个寄生的ρηρ晶体管和 一个寄生的ηρη晶体管构成。其中，Ρ型重掺杂区122、η型阱区120、ρ型阱区130和ρ型重掺杂 区132构成一个ρηρ晶体管，η型重掺杂区131、ρ型阱区130、η型阱区120和η型重掺杂区121形 成一个ηρη晶体管，R_nw为η型讲区120电阻，R_pw为ρ型讲区130电阻。当ESD事件来临时，寄 生ηρη管的集电结反偏。当该反偏电压大于该pn结的雪崩击穿电压，该pn结产生大量的电子 空穴对形成电流，其中，电子电流流过η型阱区120在1?_11?上产生压降，使ρ型重掺杂区122和 η型讲区120形成的pn结正偏，即寄生ρηρ管的发射结正偏，ρηρ管开启。同时，空穴电流流过ρ 型阱区130电阻R_pw，使η型重掺杂区131和ρ型阱区130形成的pn结正偏，即ηρη管中的发射 结正偏，使ηρη管开启。之后，ρηρ管的集电极电流为ηρη管提供基极电流，且ηρη管的集电极 电流为pnp管提供基极电流，在寄生pnp管与npn管之间产生正反馈机制，SCR导通。因此，该 基本SCR器件的触发电压是由η型阱区120和p型阱区130形成的pn结的雪崩击穿电压决定， 且该电压在常规工艺中往往大于该工艺的栅氧化层的击穿电压；因此这种器件不能直接使 用于集成电路的ESD保护电路，而需要增加二级保护电路来使用，这样就会增大ESD保护电 路的芯片面积。 基于此，本专利技术提供一种新型ESD保护的SCR器件，进一步降低SCR器件的触发电 压。
技术实现思路
本专利技术的目的在于提供一种基于锗硅异质结工艺的SCR器件，用于降低SCR器件的 触发电压。本专利技术采用的技术方案为： -种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成 相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与 阳极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第一种导电类型阱 区内设有与阴极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，其特征在 于，所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近两阱区邻接处的一侧还 设有另一第二种导电类型重掺杂区；所述硅衬底上还形成有第二种导电类型埋层区，所述 第二种导电类型埋层区上形成第二种导电类型集电区以及第二种导电类型集电区两侧相 邻接的两个第二种导电类型重掺杂区，且所述第二种导电类型集电区两侧相邻接的两个第 二种导电类型重掺杂区与所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近 两阱区邻接处的一侧的另一第二种导电类型重掺杂区相连，所述第二种导电类型集电区的 硅表面上设置第一种导电类型锗硅层，所述第一种导电类型锗硅层上形成第二种导电类型 重掺杂多晶硅层，所述第二种导电类型重掺杂多晶硅层与阴极相连。 进一步的，所述第一种导电类型锗硅层与第二种导电类型重掺杂多晶硅层通过外 电阻相连。 本专利技术提供一种基于锗硅异质结工艺的SCR器件，该器件结构在现有SCR器件结构 基础上，将SCR结构与HBT结构结合在一起，当ESD事件到来时，HBT结构首先导通电流，该电 流再作为触发电流来触发SCR器件开启，通过本专利技术提供的新型SCR能够有效降低SCR器件 的触发电压，并且本专利技术的SCR器件能够通过HBT结构调节SCR器件的触发电压。【附图说明】 图1现有基本SCR器件结构及等效电路示意图。 图2实施例1基于锗硅异质结工艺的新型SCR器件结构及等效电路示意图。 图3实施例2基于锗硅异质结工艺的新型SCR器件结构及等效电路示意图。【具体实施方式】 下面结合附图和【具体实施方式】对本专利技术进行详细说明。 实施例1如图2所示为本实施例提供的基于锗硅异质结工艺的新型SCR器件结构示意图及 等效电路，其结构包括： p型硅衬底110; 所述p型硅衬底110上形成阱区，所述阱区包括一个η型阱区120和一个p型阱区 130，所述η型阱区120邻接所述ρ型阱区130; 所述η型阱区120内设有第一 η型重掺杂区121和第一 ρ型重掺杂区122,且所述第一 η型重掺杂区121、第一 ρ型重掺杂区122与阳极相连;所述η型阱区120内还设有第三η型重掺 杂区123,位于第一 ρ型重掺杂区122靠近η型阱区120与ρ型阱区130邻接处的一侧； 所述ρ型阱区130内设有第二η型重掺杂区131和第二ρ型重掺杂区132,且所述第二 η型重掺杂区131、第二ρ型的重掺杂区132与阴极相连； 所述ρ型硅衬底当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与阳极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第一种导电类型阱区内设有与阴极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，其特征在于，所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近两阱区邻接处的一侧还设有另一第二种导电类型重掺杂区；所述硅衬底上还形成有第二种导电类型埋层区，所述第二种导电类型埋层区上形成第二种导电类型集电区以及第二种导电类型集电区两侧相邻接的两个第二种导电类型重掺杂区，且所述第二种导电类型集电区两侧相邻接的两个第二种导电类型重掺杂区与所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近两阱区邻接处的一侧的另一第二种导电类型重掺杂区相连，所述第二种导电类型集电区的硅表面上设置第一种导电类型锗硅层，所述第一种导电类型锗硅层上形成第二种导电类型重掺杂多晶硅层，所述第二种导电类型重掺杂多晶硅层与阴极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘继芝，成辉，刘志伟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51